基于闪存的高速PCIe固态存储卡的研究与实现
| 表目录 | 第1-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| Abstract | 第10-12页 |
| 第一章 绪论 | 第12-20页 |
| ·研究背景 | 第12-17页 |
| ·存储领域的需求 | 第12-13页 |
| ·新型存储介质 | 第13-15页 |
| ·存储传输总线发展趋势 | 第15-17页 |
| ·研究现状 | 第17-18页 |
| ·课题研究内容和意义 | 第18-19页 |
| ·论文组织结构 | 第19-20页 |
| 第二章 闪存芯片控制器研究与实现 | 第20-36页 |
| ·闪存存储器内部结构 | 第20-21页 |
| ·闪存操作时序分析 | 第21-25页 |
| ·读页操作 | 第23页 |
| ·写页操作 | 第23-24页 |
| ·块擦除操作 | 第24-25页 |
| ·闪存芯片控制器设计 | 第25-35页 |
| ·主控逻辑模块设计 | 第25-29页 |
| ·ECC 模块设计 | 第29-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 基于多通道和乱序的闪存并行访问策略 | 第36-49页 |
| ·研究现状 | 第36-37页 |
| ·基于多通道并行的闪存访问策略 | 第37-41页 |
| ·多通道并行策略原理 | 第37-38页 |
| ·多通道并行控制器设计 | 第38-41页 |
| ·基于多 die 的闪存乱序访问策略 | 第41-48页 |
| ·闪存乱序访问机制 | 第41-44页 |
| ·闪存乱序控制器设计 | 第44-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 高性能 PCIe 固态存储卡 | 第49-62页 |
| ·存储卡原型系统的框架 | 第49-50页 |
| ·存储卡与主机通信过程 | 第50-52页 |
| ·写请求处理过程 | 第50-51页 |
| ·读请求处理过程 | 第51-52页 |
| ·块擦除处理过程 | 第52页 |
| ·高速 PCIe 传输技术研究 | 第52-59页 |
| ·高速 PCIe 概述 | 第52-53页 |
| ·TLP 包解析 | 第53-54页 |
| ·DMA 控制器设计 | 第54-59页 |
| ·存储卡硬件原型 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 功能仿真和性能测试 | 第62-69页 |
| ·实验的建立 | 第62-63页 |
| ·闪存芯片控制器仿真 | 第63-66页 |
| ·读页操作的仿真 | 第63-64页 |
| ·写页操作的仿真 | 第64-65页 |
| ·块擦除操作的仿真 | 第65-66页 |
| ·并行访问策略性能测试 | 第66-68页 |
| ·多通道控制器性能测试 | 第66-67页 |
| ·乱序控制器性能测试 | 第67页 |
| ·混合并行策略性能测试 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结论与展望 | 第69-71页 |
| ·工作总结 | 第69页 |
| ·下一步展望 | 第69-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
