| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-23页 |
| ·课题研究的背景及意义 | 第10-11页 |
| ·与课题相关技术的研究现状 | 第11-21页 |
| ·电力线通信技术发展与现状 | 第11-19页 |
| ·FFT处理器研究现状 | 第19-21页 |
| ·本论文的主要研究工作 | 第21页 |
| ·本论文的结构 | 第21-23页 |
| 第二章 G.hn标准及室内电力线信道模型 | 第23-33页 |
| ·G.hn物理层概述 | 第23-26页 |
| ·PCS子层简介 | 第24页 |
| ·PMA子层简介 | 第24-25页 |
| ·PMD子层简介 | 第25-26页 |
| ·电力线信道模型 | 第26-32页 |
| ·电力线信道中的各种噪声 | 第26-28页 |
| ·电力线信道的特性 | 第28-29页 |
| ·室内电力线信道模型 | 第29-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 块浮点实序列FFT的算法设计 | 第33-58页 |
| ·FFT基本算法研究 | 第33-44页 |
| ·快速傅里叶变换概述 | 第33-34页 |
| ·Radix-2 FFT算法 | 第34-40页 |
| ·Radix-4 FFT算法 | 第40-42页 |
| ·Radix-8 FFT算法 | 第42-44页 |
| ·Radix-2/4/8 FFT运算量比较 | 第44页 |
| ·实序列Radix-4 FFT算法设计 | 第44-51页 |
| ·实序列FFT算法推导 | 第44-48页 |
| ·数据索引规律 | 第48-50页 |
| ·旋转因子索引规律 | 第50页 |
| ·实序列Radix-4 FFT运算量统计 | 第50-51页 |
| ·块浮点实序列FFT算法设计 | 第51-57页 |
| ·块浮点简介 | 第51-52页 |
| ·Butterfly-based BFP FFT算法 | 第52-53页 |
| ·Stage-based BFP FFT算法 | 第53页 |
| ·改进的Stage-based BFP FFT算法 | 第53页 |
| ·计算Maximum Bit Growth | 第53-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 FFT算法仿真及误差分析 | 第58-64页 |
| ·G.hn标准中IFFT/FFT数据来源 | 第58-59页 |
| ·块浮点实序列FFT算法仿真系统 | 第59-60页 |
| ·定点化误差分析 | 第60页 |
| ·仿真结果 | 第60-63页 |
| ·数据定点化结果 | 第61-62页 |
| ·旋转因子定点化结果 | 第62-63页 |
| ·仿真结论 | 第63页 |
| ·本章小结 | 第63-64页 |
| 第五章 FFT处理器的架构设计 | 第64-82页 |
| ·现有硬件架构概述 | 第64-68页 |
| ·流水线式结构 | 第64-66页 |
| ·存储器式结构 | 第66-67页 |
| ·流水线式架构与存储器式架构比较 | 第67-68页 |
| ·FFT处理器的详细设计 | 第68-81页 |
| ·顶层架构设计 | 第68页 |
| ·主要接口说明 | 第68-70页 |
| ·设计思路及处理流程 | 第70页 |
| ·RAM/ROM使用情况 | 第70-71页 |
| ·CTRL子模块的详细设计 | 第71-75页 |
| ·MM子模块的详细设计 | 第75-77页 |
| ·BFLY子模块的详细设计 | 第77-81页 |
| ·本章小结 | 第81-82页 |
| 第六章 FFT处理器的验证与实现 | 第82-90页 |
| ·芯片设计流程 | 第82页 |
| ·验证与测试 | 第82-88页 |
| ·基于VMM的验证平台设计 | 第83-85页 |
| ·测试结果 | 第85-86页 |
| ·仿真波形 | 第86-87页 |
| ·仿真时间统计 | 第87-88页 |
| ·综合结果 | 第88页 |
| ·本章小结 | 第88-90页 |
| 总结与展望 | 第90-93页 |
| 总结 | 第90-91页 |
| 展望 | 第91-93页 |
| 参考文献 | 第93-97页 |
| 附录 | 第97-99页 |
| 致谢 | 第99-100页 |
| 附件 | 第100页 |