| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 前言 | 第10-15页 |
| ·研究背景 | 第10-11页 |
| ·国内外研究状况 | 第11-13页 |
| ·研究的主要内容及章节安排 | 第13-15页 |
| ·主要内容 | 第13-14页 |
| ·论文章节安排 | 第14-15页 |
| 第二章 任意波形发生模块总体方案设计 | 第15-29页 |
| ·任意波形合成的基本原理 | 第15-19页 |
| ·DDWS 直接数字波形合成技术 | 第15-16页 |
| ·DDFS 直接数字频率合成技术 | 第16-18页 |
| ·波形合成的误差分析 | 第18-19页 |
| ·高速深存储方案分析 | 第19-26页 |
| ·存储器的介绍和比较 | 第19-21页 |
| ·DDR2 SDRAM 作为波形存储器的可行性分析 | 第21-26页 |
| ·总体方案设计 | 第26-28页 |
| ·任意波形合成系统分析 | 第26-27页 |
| ·波形总体方案设计 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 任意波形发生模块硬件电路设计 | 第29-42页 |
| ·DDR2 SDRAM 模块设计 | 第29-34页 |
| ·MT47H32M16 分析 | 第29-31页 |
| ·DDR2 SDRAM 布线设计 | 第31-34页 |
| ·数模转换模块设计 | 第34-37页 |
| ·数模转换模块 | 第35页 |
| ·AD9736 时钟电路 | 第35-36页 |
| ·校准电路 | 第36-37页 |
| ·PCI 接口模块 | 第37-38页 |
| ·FPGA 模块设计 | 第38-39页 |
| ·电源电路设计 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 FPGA 逻辑设计 | 第42-62页 |
| ·DDR2 SDRAM 控制器设计 | 第42-50页 |
| ·DDR2 SDRAM 控制器分析 | 第42-44页 |
| ·DDR2 SDRAM 控制器用户应用层设计 | 第44-48页 |
| ·DDR2 SDRAM 控制器时钟设计 | 第48-50页 |
| ·系统时钟域分析及数据处理 | 第50-58页 |
| ·系统时钟域分析 | 第50-52页 |
| ·数据处理 | 第52-58页 |
| ·地址发生器设计 | 第58-59页 |
| ·地址译码模块 | 第59-60页 |
| ·本章小结 | 第60-62页 |
| 第五章 系统调试与验证 | 第62-70页 |
| ·监控程序 | 第62-63页 |
| ·测试平台 | 第63-64页 |
| ·数据存储及波形输出验证 | 第64-69页 |
| ·数据存储验证 | 第64-67页 |
| ·采样率与存储深度验证 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 结论与展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 附录 | 第74-75页 |
| 攻读硕士期间取得的成果 | 第75-76页 |