高速飞行器测控数字接收机设计及FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-13页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外发展状况 | 第11-12页 |
| ·研究内容及章节安排 | 第12-13页 |
| 第二章 高速飞行器测控数字接收机设计 | 第13-43页 |
| ·测控数字接收机总体设计 | 第13-14页 |
| ·数据采集设计 | 第14-16页 |
| ·系统采样率设计 | 第15-16页 |
| ·采样时钟设计 | 第16页 |
| ·信号检测模块设计 | 第16-23页 |
| ·信号检测方案分析 | 第17-22页 |
| ·信号检测模块方案设计 | 第22-23页 |
| ·正交变换模块设计 | 第23-28页 |
| ·正交变换方案分析 | 第23-27页 |
| ·正交变换模块设计 | 第27-28页 |
| ·伪码同步模块设计 | 第28-38页 |
| ·伪码捕获原理 | 第28-31页 |
| ·伪码捕获性能分析 | 第31-36页 |
| ·伪码捕获模块设计 | 第36页 |
| ·伪码跟踪原理 | 第36-37页 |
| ·伪码跟踪模块设计 | 第37-38页 |
| ·载波同步模块设计 | 第38-41页 |
| ·Costas环原理 | 第39-40页 |
| ·Costas环仿真 | 第40-41页 |
| ·位同步模块设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第三章 高速飞行器测控数字接收机FPGA实现 | 第43-64页 |
| ·数据采集 | 第44-45页 |
| ·信号检测 | 第45-47页 |
| ·正交变换 | 第47-48页 |
| ·伪码同步 | 第48-55页 |
| ·数字下变频 | 第49页 |
| ·低通滤波器 | 第49-50页 |
| ·接收机本地伪码产生 | 第50-51页 |
| ·分段相关 | 第51-52页 |
| ·门限产生 | 第52-53页 |
| ·捕获判决 | 第53-55页 |
| ·伪码跟踪 | 第55-56页 |
| ·载波同步 | 第56-63页 |
| ·带通滤波器 | 第57-58页 |
| ·低通滤波模块 | 第58-59页 |
| ·环路滤波 | 第59-60页 |
| ·频率估计 | 第60-61页 |
| ·数字控制振荡器(NCO) | 第61-62页 |
| ·解调输出模块 | 第62-63页 |
| ·位同步 | 第63页 |
| ·本章小结 | 第63-64页 |
| 第四章 系统联合调试 | 第64-75页 |
| ·硬件平台简介 | 第64-65页 |
| ·室内中频测试 | 第65-70页 |
| ·测试信号源产生 | 第65-66页 |
| ·ADC测试 | 第66-67页 |
| ·伪码同步测试 | 第67-69页 |
| ·载波同步 | 第69-70页 |
| ·室外系统总体测试 | 第70-74页 |
| ·测试环境介绍 | 第70页 |
| ·伪码同步测试 | 第70-72页 |
| ·载波同步 | 第72-73页 |
| ·图片恢复 | 第73-74页 |
| ·小结 | 第74-75页 |
| 第五章 总结与展望 | 第75-77页 |
| ·结论 | 第75-76页 |
| ·下一步工作安排 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-80页 |
| 攻硕期间取得成果 | 第80页 |
