DMR终端符号同步实现技术
| 摘要 | 第1-5页 |
| Abstract | 第5-14页 |
| 第一章 绪论 | 第14-18页 |
| ·研究背景 | 第14-16页 |
| ·研究意义 | 第16-17页 |
| ·论文内容安排 | 第17-18页 |
| 第二章 DMR符号同步技术现状 | 第18-52页 |
| ·引言 | 第18-19页 |
| ·自同步法 | 第19-23页 |
| ·插入导频法 | 第19-22页 |
| ·包络调制法 | 第22-23页 |
| ·外同步法 | 第23-49页 |
| ·同步脉冲序列提取 | 第24-34页 |
| ·符号定时误差估计 | 第34-40页 |
| ·符号定时恢复 | 第40-49页 |
| ·符号同步技术指标 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第三章 DMR符号同步算法设计 | 第52-64页 |
| ·引言 | 第52页 |
| ·全数字接收机符号同步结构 | 第52-53页 |
| ·符号定时误差估计 | 第53-59页 |
| ·数字滤波平方算法 | 第54-56页 |
| ·符号定时估计算法的统计特性 | 第56-59页 |
| ·内插控制及内插滤波 | 第59页 |
| ·符号同步方案改进 | 第59-60页 |
| ·算法仿真 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 第四章 DMR符号同步FPGA设计 | 第64-71页 |
| ·引言 | 第64页 |
| ·符号定时偏差估计 | 第64-66页 |
| ·功能描述 | 第64-65页 |
| ·接口说明 | 第65页 |
| ·软件流程 | 第65-66页 |
| ·内插控制 | 第66-68页 |
| ·功能描述 | 第66页 |
| ·接口说明 | 第66-67页 |
| ·软件流程 | 第67-68页 |
| ·内插滤波 | 第68-70页 |
| ·功能描述 | 第68页 |
| ·接口说明 | 第68-69页 |
| ·软件流程 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 DMR符号同步FPGA实现 | 第71-77页 |
| ·引言 | 第71页 |
| ·赛灵思Virtex-6系列FPGA | 第71-73页 |
| ·DMR数字处理前端架构 | 第73-74页 |
| ·符号同步的实现 | 第74-76页 |
| ·符号定时偏差估计 | 第75页 |
| ·内插控制 | 第75-76页 |
| ·内插滤波 | 第76页 |
| ·本章小结 | 第76-77页 |
| 第六章 测试与结果分析 | 第77-87页 |
| ·引言 | 第77页 |
| ·测试平台 | 第77-78页 |
| ·测试用例 | 第78-80页 |
| ·半双工时隙对齐 | 第80-81页 |
| ·测试结果 | 第81-86页 |
| ·无线半双工测试 | 第81-83页 |
| ·符号同步基带半双工测试 | 第83-85页 |
| ·符号同步无线半双工测试 | 第85-86页 |
| ·本章小结 | 第86-87页 |
| 第七章 结束语 | 第87-89页 |
| ·本文内容及主要贡献 | 第87页 |
| ·下一步工作建议 | 第87-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 个人简历 | 第92-93页 |
| 攻读硕士学位期间的研究成果 | 第93页 |
