FPGA网络开发平台的软硬件协同设计与验证
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题的研究背景和意义 | 第12-13页 |
| ·相关工作和研究现状 | 第13-15页 |
| ·相关网络开发平台 | 第14-15页 |
| ·协同设计验证方法 | 第15页 |
| ·主要工作及章节安排 | 第15-18页 |
| ·本文主要工作 | 第15-16页 |
| ·本文章节安排 | 第16-18页 |
| 第二章 系统整体架构与需求分析 | 第18-30页 |
| ·系统总体框架 | 第18-25页 |
| ·系统使用的网络开发平台硬件 | 第18-19页 |
| ·系统设计目标和原则 | 第19-20页 |
| ·系统功能 | 第20-21页 |
| ·系统模块组成 | 第21-24页 |
| ·用户编程扩展接口与数据格式 | 第24-25页 |
| ·系统带宽需求 | 第25-27页 |
| ·网络接口带宽 | 第25-26页 |
| ·SRAM 接口带宽 | 第26页 |
| ·PCI 接口带宽 | 第26-27页 |
| ·时钟和引脚需求 | 第27页 |
| ·系统验证需求 | 第27-28页 |
| ·系统关键技术 | 第28-30页 |
| 第三章 系统设计与验证方法 | 第30-34页 |
| ·系统级设计与验证 | 第30页 |
| ·模块级设计与验证 | 第30-31页 |
| ·软硬件协同设计与验证 | 第31-34页 |
| ·软硬件协同设计 | 第31-32页 |
| ·软硬件协同验证 | 第32-34页 |
| 第四章 系统设计与实现 | 第34-56页 |
| ·异步信号处理 | 第34-36页 |
| ·亚稳态 | 第34-35页 |
| ·跨时钟域信号同步 | 第35-36页 |
| ·千兆以太网 IP 核设计 | 第36-46页 |
| ·接口信号描述 | 第37-39页 |
| ·发送模块设计 | 第39-42页 |
| ·接收模块设计 | 第42-44页 |
| ·CRC 校验模块设计 | 第44-46页 |
| ·PCI 接口 IP 核设计 | 第46-52页 |
| ·PCI 接口介绍 | 第46-47页 |
| ·PCI IP 核接口信号 | 第47-48页 |
| ·PCI 接口 IP 核实现 | 第48-52页 |
| ·数据缓存模块存储设计 | 第52页 |
| ·系统整体集成及综合结果 | 第52-56页 |
| 第五章 系统建模仿真 | 第56-64页 |
| ·随机激励数据 | 第56-57页 |
| ·网络接口发送和接收过程建模 | 第57-59页 |
| ·帧激励产生过程 | 第58页 |
| ·数据帧接收检查 | 第58-59页 |
| ·PCI 设备模型建模 | 第59-61页 |
| ·PCI 启动配置过程 | 第59-60页 |
| ·PCI 中断响应 | 第60-61页 |
| ·PCI 中断解码 | 第61页 |
| ·SRAM 读写验证 | 第61-62页 |
| ·主机检测设备 | 第62-64页 |
| 第六章 FPGA 网络开发平台应用 | 第64-66页 |
| ·网络流量采集器 | 第64-65页 |
| ·网络流量发生器 | 第65-66页 |
| 第七章 总结及展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-73页 |
| 附录 | 第73页 |
| 一、在校期间发表的学术论文 | 第73页 |
| 二、在校期间参加的项目 | 第73页 |
| 三、在校期间获奖情况 | 第73页 |
