| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·卫星通信简介 | 第7-8页 |
| ·卫星通信中信道编码简介 | 第8-10页 |
| ·课题的主要研究内容 | 第10-11页 |
| ·本文结构安排 | 第11-13页 |
| 第二章 RS编译码的算法原理 | 第13-25页 |
| ·RS码的研究现状 | 第13-14页 |
| ·RS编码算法 | 第14-16页 |
| ·RS译码算法 | 第16-21页 |
| ·伴随多项式计算 | 第17页 |
| ·求解关键方程 | 第17-19页 |
| ·钱搜索算法 | 第19-21页 |
| ·Forney法计算错误值 | 第21页 |
| ·基本运算单元 | 第21-22页 |
| ·RS码性能仿真 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 DVB-S2 LDPC编译码的算法原理 | 第25-43页 |
| ·LDPC码的研究现状 | 第25-26页 |
| ·LDPC码的表示 | 第26-31页 |
| ·LDPC码的表示方法 | 第26-28页 |
| ·校验矩阵的构造 | 第28-31页 |
| ·LDPC编码算法 | 第31-36页 |
| ·基于下三角形或近似下三角形矩阵的编码 | 第32-34页 |
| ·DVB-S2 标准中规定的IRA-LDPC编码算法 | 第34-36页 |
| ·LDPC译码算法 | 第36-40页 |
| ·LDPC码的软判决方法 | 第36-38页 |
| ·LLR BP算法（和积算法） | 第38-39页 |
| ·最小和算法（MS算法） | 第39页 |
| ·改进的最小和算法（Normalized Min Sum算法） | 第39-40页 |
| ·与其它DVB标准中LDPC码的兼容性 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 系统的高速FPGA实现以及仿真结果 | 第43-61页 |
| ·RS编译码器的FPGA实现 | 第43-49页 |
| ·基本运算单元的FPGA实现 | 第43-44页 |
| ·RS编码器的FPGA实现 | 第44-45页 |
| ·RS译码器的FPGA实现 | 第45-49页 |
| ·DVB-S2 LDPC码的FPGA实现性能参数分析 | 第49-54页 |
| ·DVB-S2 LDPC码译码器的FPGA实现方案 | 第54-61页 |
| 第五章 Modelsim仿真、ISE综合及Xilinx芯片下载分析 | 第61-71页 |
| ·RS编译码器FPGA实现的性能分析 | 第61-63页 |
| ·DVB-S2 LDPC码译码器FPGA实现的性能分析 | 第63-65页 |
| ·测试环境的建立 | 第65-67页 |
| ·下载测试方法 | 第67-69页 |
| ·下载测试结果 | 第69-71页 |
| 第六章 结论与展望 | 第71-73页 |
| 附录A | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-83页 |
| 作者在读期间的研究成果 | 第83-84页 |
