SDH中C-4/VC-4映射与解映射系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-14页 |
| ·SDH产生的背景及技术特点 | 第8-10页 |
| ·SDH的研究现状和发展趋势 | 第10-11页 |
| ·FPGA在SDH映射与解映射系统中的应用 | 第11-12页 |
| ·本论文的研究内容及意义 | 第12-14页 |
| 2 SDH的复用原理及映射方法 | 第14-22页 |
| ·SDH的速率 | 第14-15页 |
| ·SDH的帧结构 | 第15-16页 |
| ·SDH的复用原理 | 第16-19页 |
| ·SDH的复用结构 | 第16-17页 |
| ·SDH的复用单元 | 第17-19页 |
| ·SDH的映射方法 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 3 系统的设计方案 | 第22-26页 |
| ·SDH的映射过程 | 第22-23页 |
| ·系统的设计方案 | 第23-24页 |
| ·设计流程 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 4 映射系统的电路设计 | 第26-46页 |
| ·HDB3编码模块 | 第26-30页 |
| ·HDB3编码规则 | 第26页 |
| ·HDB3编码建模 | 第26-30页 |
| ·HDB3编码的顶层设计 | 第30页 |
| ·串/并转化模块 | 第30-31页 |
| ·正码速调整模块 | 第31-40页 |
| ·C-4的子帧结构 | 第31-32页 |
| ·正码速调整的原理 | 第32-33页 |
| ·正码速调整的阈值 | 第33-34页 |
| ·正码速调整模块电路设计 | 第34-40页 |
| ·映射模块 | 第40-45页 |
| ·映射的结构 | 第40-42页 |
| ·映射电路的设计 | 第42-45页 |
| ·映射系统的最顶层设计 | 第45页 |
| ·本章小结 | 第45-46页 |
| 5 解映射系统的电路设计 | 第46-54页 |
| ·解映射模块 | 第46页 |
| ·码速恢复模块 | 第46-49页 |
| ·并/串转化模块 | 第49页 |
| ·HDB3译码模块 | 第49-52页 |
| ·译码原理 | 第49-50页 |
| ·HDB3译码模块的设计 | 第50-52页 |
| ·解映射系统的最顶层设计 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 6 实验 | 第54-60页 |
| ·HDB3编/译码的实验 | 第54-55页 |
| ·映射的实验 | 第55-60页 |
| 7 总结与展望 | 第60-62页 |
| ·本论文的工作总结 | 第60页 |
| ·展望 | 第60-62页 |
| 致谢 | 第62-64页 |
| 参考文献 | 第64-65页 |
