首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

面向多线程应用的Cache优化策略及并行模拟研究

摘要第1-7页
ABSTRACT第7-9页
目录第9-13页
图目录第13-16页
表目录第16-17页
第1章 绪论第17-31页
   ·微处理器的结构与半导体工艺的发展趋势第17-19页
   ·传统微处理器中使用的技术第19-24页
     ·流水线技术第19-21页
     ·指令级并行第21-22页
     ·多处理器并行结构第22-24页
   ·多核处理器结构第24-26页
   ·本文的研究内容第26-28页
   ·本文的贡献第28-29页
   ·本文的组织结构第29-31页
第2章 片上高速缓存组织结构概述第31-41页
   ·背景知识第31-33页
     ·基本原理第32页
     ·替换与放置第32-33页
   ·多核处理器中Cache的组织结构第33-35页
   ·非一致Cache结构第35-37页
   ·混合Cache结构第37-40页
     ·基于私有Cache的混合设计方案第38页
     ·基于共享Cache的混合设计方案第38-40页
   ·小结第40-41页
第3章 片上高速缓存优化研究相关工作第41-51页
   ·Cache一致性协议的优化第41-45页
     ·基于硬件的优化技术第43页
     ·基于软件的优化技术第43-44页
     ·软硬件结合的优化技术第44-45页
   ·减少Cache命中时间第45-46页
   ·减少Cache失效率第46页
   ·Cache划分技术第46-49页
     ·基于路划分的Cache划分机制第47-48页
     ·基于页划分的Cache划分机制第48-49页
   ·其它优化技术第49-50页
   ·本章小结第50-51页
第4章 多线程技术在访存模拟中的应用第51-69页
   ·模拟技术简要概述第52-54页
     ·基于可执行文件的驱动第52-53页
     ·基于踪迹文件的驱动第53-54页
   ·多线程技术与线程级并行第54-55页
   ·ParaNSim:分布式存储系统并行模拟案例第55-66页
     ·ParaNSim的整体架构第56-58页
     ·ParaNSim并行化策略第58-60页
     ·ParaNSim正确性验证第60-62页
     ·ParaNSim采用的优化技术第62-63页
     ·ParaNSim性能测试与分析第63-66页
   ·小结第66-69页
第5章 一种流量感知容量有效的自适应复制策略第69-83页
   ·引言第69-71页
   ·多核处理器中负载行为分析第71-75页
   ·ARP:一种分片式CMP中的自适应复制策略第75-77页
     ·ARP的设计原理第75-76页
     ·ARP的实现机制第76页
     ·硬件开销分析第76-77页
   ·实验方法第77-78页
   ·实验结果及分析第78-80页
   ·相关工作第80-81页
   ·小结第81-83页
第6章 面向多线程程序基于效用的缓存优化策略第83-101页
   ·引言第83-85页
   ·背景知识第85-88页
     ·多线程程序负载行为分析第85-87页
     ·缓存的划分、插入及提升技术第87-88页
   ·UPP实现机制及插入提升管理策略第88-94页
     ·Cache块的效用第89-90页
     ·UPP的缓存划分原理第90-92页
     ·UPP的缓存划分实现第92-94页
   ·实验方法第94-95页
   ·实验结果与分析第95-98页
     ·性能加速比分析第95-97页
     ·UPP划分行为分析第97页
     ·硬件开销分析第97-98页
   ·相关工作第98页
   ·小结第98-101页
第7章 总结及展望第101-103页
   ·全文工作总结第101-102页
   ·未来研究工作第102-103页
参考文献第103-113页
致谢第113-114页
在读期间发表的学术论文第114页

论文共114页,点击 下载论文
上一篇:基于随机振动的高层框架结构地震响应分析
下一篇:钢筋混凝土板冲切破坏与剪切破坏对比研究