面向多线程应用的Cache优化策略及并行模拟研究
摘要 | 第1-7页 |
ABSTRACT | 第7-9页 |
目录 | 第9-13页 |
图目录 | 第13-16页 |
表目录 | 第16-17页 |
第1章 绪论 | 第17-31页 |
·微处理器的结构与半导体工艺的发展趋势 | 第17-19页 |
·传统微处理器中使用的技术 | 第19-24页 |
·流水线技术 | 第19-21页 |
·指令级并行 | 第21-22页 |
·多处理器并行结构 | 第22-24页 |
·多核处理器结构 | 第24-26页 |
·本文的研究内容 | 第26-28页 |
·本文的贡献 | 第28-29页 |
·本文的组织结构 | 第29-31页 |
第2章 片上高速缓存组织结构概述 | 第31-41页 |
·背景知识 | 第31-33页 |
·基本原理 | 第32页 |
·替换与放置 | 第32-33页 |
·多核处理器中Cache的组织结构 | 第33-35页 |
·非一致Cache结构 | 第35-37页 |
·混合Cache结构 | 第37-40页 |
·基于私有Cache的混合设计方案 | 第38页 |
·基于共享Cache的混合设计方案 | 第38-40页 |
·小结 | 第40-41页 |
第3章 片上高速缓存优化研究相关工作 | 第41-51页 |
·Cache一致性协议的优化 | 第41-45页 |
·基于硬件的优化技术 | 第43页 |
·基于软件的优化技术 | 第43-44页 |
·软硬件结合的优化技术 | 第44-45页 |
·减少Cache命中时间 | 第45-46页 |
·减少Cache失效率 | 第46页 |
·Cache划分技术 | 第46-49页 |
·基于路划分的Cache划分机制 | 第47-48页 |
·基于页划分的Cache划分机制 | 第48-49页 |
·其它优化技术 | 第49-50页 |
·本章小结 | 第50-51页 |
第4章 多线程技术在访存模拟中的应用 | 第51-69页 |
·模拟技术简要概述 | 第52-54页 |
·基于可执行文件的驱动 | 第52-53页 |
·基于踪迹文件的驱动 | 第53-54页 |
·多线程技术与线程级并行 | 第54-55页 |
·ParaNSim:分布式存储系统并行模拟案例 | 第55-66页 |
·ParaNSim的整体架构 | 第56-58页 |
·ParaNSim并行化策略 | 第58-60页 |
·ParaNSim正确性验证 | 第60-62页 |
·ParaNSim采用的优化技术 | 第62-63页 |
·ParaNSim性能测试与分析 | 第63-66页 |
·小结 | 第66-69页 |
第5章 一种流量感知容量有效的自适应复制策略 | 第69-83页 |
·引言 | 第69-71页 |
·多核处理器中负载行为分析 | 第71-75页 |
·ARP:一种分片式CMP中的自适应复制策略 | 第75-77页 |
·ARP的设计原理 | 第75-76页 |
·ARP的实现机制 | 第76页 |
·硬件开销分析 | 第76-77页 |
·实验方法 | 第77-78页 |
·实验结果及分析 | 第78-80页 |
·相关工作 | 第80-81页 |
·小结 | 第81-83页 |
第6章 面向多线程程序基于效用的缓存优化策略 | 第83-101页 |
·引言 | 第83-85页 |
·背景知识 | 第85-88页 |
·多线程程序负载行为分析 | 第85-87页 |
·缓存的划分、插入及提升技术 | 第87-88页 |
·UPP实现机制及插入提升管理策略 | 第88-94页 |
·Cache块的效用 | 第89-90页 |
·UPP的缓存划分原理 | 第90-92页 |
·UPP的缓存划分实现 | 第92-94页 |
·实验方法 | 第94-95页 |
·实验结果与分析 | 第95-98页 |
·性能加速比分析 | 第95-97页 |
·UPP划分行为分析 | 第97页 |
·硬件开销分析 | 第97-98页 |
·相关工作 | 第98页 |
·小结 | 第98-101页 |
第7章 总结及展望 | 第101-103页 |
·全文工作总结 | 第101-102页 |
·未来研究工作 | 第102-103页 |
参考文献 | 第103-113页 |
致谢 | 第113-114页 |
在读期间发表的学术论文 | 第114页 |