基于标准总线的通用DSP并行处理系统设计
| 中文摘要 | 第1-4页 |
| 英文摘要（Abstract） | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| §1．1 通用DSP并行处理系统概述 | 第7-9页 |
| §1．2 总体结构 | 第9-11页 |
| 第二章 多处理器并行系统设计 | 第11-21页 |
| §2．1 并行处理器芯片简介 | 第11-14页 |
| §2．1．1 TMS320C4x | 第12页 |
| §2．1．2 ADSP—2106x | 第12-13页 |
| §2．1．3 两种并行DSP性能比较 | 第13-14页 |
| §2．2 两种并行结构 | 第14-15页 |
| §2．3 并行系统设计方法研究 | 第15-21页 |
| §2．3．1 处理单元的选择 | 第15-17页 |
| §2．3．2 并行系统互连结构 | 第17-19页 |
| §2．3．3 并行处理任务的分配 | 第19-21页 |
| 第三章 SHARC与PPI总线接口的设计 | 第21-37页 |
| §3．1 基于FIFO的设计思想 | 第21-24页 |
| §3．1．1 数据传输瓶颈产生的原因 | 第21-22页 |
| §3．1．2 去耦合系统设计 | 第22-24页 |
| §3．2 总体结构 | 第24-25页 |
| §3．3 面向DSP的接口逻辑 | 第25-27页 |
| §3．4 面向PCI总线的接口逻辑 | 第27-34页 |
| §3．4．1 PCI总线命令 | 第27-28页 |
| §3．4．2 PCI总线协议及操作规则 | 第28-29页 |
| §3．4．3 PCI与FIFO接口实现 | 第29-34页 |
| §3．4．3．1 实现从设备状态机 | 第30-32页 |
| §3．4．3．2 实现配置功能 | 第32-34页 |
| §3．4．3．3 实现奇偶校验功能 | 第34页 |
| §3．5 总体性能评估及部分仿真结果 | 第34-37页 |
| 第四章 VME总线接口电路设计实现 | 第37-55页 |
| §4．1 VME总线的特点及结构 | 第37-38页 |
| §4．2 数据传输总线功能模块 | 第38-44页 |
| §4．2．1 DTB信号线 | 第38-39页 |
| §4．2．2 DTB功能模块—基本介绍 | 第39-41页 |
| §4．2．3 典型数据传输周期 | 第41-44页 |
| §4．3 DTB仲裁总线功能模块 | 第44-49页 |
| §4．3．1 仲裁总线信号线 | 第44-45页 |
| §4．3．2 仲裁类型 | 第45页 |
| §4．3．3 功能模块 | 第45-47页 |
| §4．3．3．1 仲裁模块 | 第45-46页 |
| §4．3．3．2 请求模块 | 第46-47页 |
| §4．3．4 典型操作 | 第47-49页 |
| §4．4 优先中断总线功能模块 | 第49-53页 |
| §4．4．1 优先中断总线信号线 | 第49-50页 |
| §4．4．2 中断总线模块 | 第50-51页 |
| §4．4．2．1 中断管理模块 | 第50页 |
| §4．4．2．2 中断模块 | 第50页 |
| §4．4．2．3 IACK菊花链驱动模块 | 第50-51页 |
| §4．4．3 典型操作 | 第51-53页 |
| §4．5 部分模块仿真结果 | 第53-55页 |
| 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 作者在攻读硕士学位论文期间（合作）发表的学术论文 | 第61页 |
