| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 1 引言 | 第12-16页 |
| ·课题研究的目的与意义 | 第12-13页 |
| ·国内外发展现状 | 第13-14页 |
| ·作者在论文中的主要工作 | 第14-16页 |
| 2 数字信号处理器DSP及其软件开发环境 | 第16-28页 |
| ·DSP芯片的发展和特点 | 第16-18页 |
| ·DSP芯片的发展 | 第16页 |
| ·DSP芯片的特点 | 第16-18页 |
| ·性能指标 | 第18页 |
| ·TMS320C6000系列DSP | 第18-20页 |
| ·TMS320C6000简介 | 第18-19页 |
| ·TMS320C6000的结构特点 | 第19页 |
| ·C6000系列CPU结构 | 第19-20页 |
| ·TMS320C6000的软件开发环境 | 第20-27页 |
| ·TMS320C6000的集成开发环境CCS | 第21-23页 |
| ·实时操作系统DSP/BIOS | 第23-27页 |
| ·本章小结 | 第27-28页 |
| 3 全数字低中频收发机的系统设计 | 第28-54页 |
| ·总体方案介绍 | 第28页 |
| ·话音通信 | 第28页 |
| ·数传通信 | 第28页 |
| ·信道编解码方案 | 第28-32页 |
| ·采用(2,1,7)卷积码作为前向纠错码来对抗随机性差错 | 第29-31页 |
| ·采用数据交织的方法对抗信道的突发错误 | 第31-32页 |
| ·MSK数字调制解调方案 | 第32-45页 |
| ·MSK原理 | 第33-36页 |
| ·MSK数字调制算法 | 第36-41页 |
| ·MSK数字解调算法 | 第41-45页 |
| ·同步机制 | 第45-52页 |
| ·频偏估计和位定时 | 第48-51页 |
| ·帧同步 | 第51-52页 |
| ·本章小结 | 第52-54页 |
| 4 全数字低中频收发机的关键模块介绍 | 第54-76页 |
| ·CVSD数字编译码模块 | 第54-61页 |
| ·增量调制原理 | 第55-57页 |
| ·连续可变斜率的增量调制 | 第57-61页 |
| ·卷积编码器和维特比译码器 | 第61-67页 |
| ·(2,1,7)卷积编码器的设计 | 第61-63页 |
| ·Viterbi译码器的设计 | 第63-67页 |
| ·MSK数字调制解调模块 | 第67-72页 |
| ·发送部分软件设计 | 第68-70页 |
| ·接收部分软件设计 | 第70-72页 |
| ·数字低通滤波器在DSP中的实现 | 第72-75页 |
| ·FIR滤波器低通设计 | 第72-75页 |
| ·椭圆IIR滤波器 | 第75页 |
| ·本章小结 | 第75-76页 |
| 5 测试方案及实验结果 | 第76-82页 |
| ·CVSD数字编译码模块的测试 | 第76页 |
| ·信道编解码模块的测试 | 第76-79页 |
| ·MSK数字调制解调模块的测试 | 第79-82页 |
| 6 结论 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 附录A 全数字低中频收发机实物效果图 | 第86-88页 |
| 作者简历 | 第88-92页 |
| 学位论文数据集 | 第92页 |