X微处理器分段部件的设计与验证
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题的研究背景 | 第11-13页 |
| ·课题研究过程中完成的主要工作 | 第13页 |
| ·论文的结构 | 第13-15页 |
| 第二章 分段部件的总体设计 | 第15-30页 |
| ·分段部件的概述 | 第15-27页 |
| ·分段存储管理方式 | 第15-18页 |
| ·分段部件的介绍 | 第18-27页 |
| ·分段部件的结构设计 | 第27-28页 |
| ·分段部件各模块接口说明 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 分段部件的模块设计 | 第30-62页 |
| ·加法器模块的设计 | 第30-44页 |
| ·加法器的设计要求 | 第30页 |
| ·四组加数的通路设计 | 第30-34页 |
| ·加法器的设计原理 | 第34-36页 |
| ·半加器的设计 | 第36-38页 |
| ·全加器的设计 | 第38-44页 |
| ·寄存器模块的设计 | 第44-52页 |
| ·段选择符寄存器的设计 | 第44-48页 |
| ·段描述符寄存器的设计 | 第48-50页 |
| ·地址寄存器的设计 | 第50-52页 |
| ·存储保护模块的设计 | 第52-61页 |
| ·存储保护模块的设计要求 | 第52-53页 |
| ·属性位检查的设计 | 第53-55页 |
| ·边界检查的设计 | 第55-59页 |
| ·数据操作检查的设计 | 第59-60页 |
| ·控制转移检查的设计 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第四章 分段部件的验证 | 第62-71页 |
| ·分段部件的验证方案 | 第62-63页 |
| ·子模块级逻辑验证 | 第63-64页 |
| ·加法器的子模块级验证 | 第63页 |
| ·寄存器的子模块级逻辑验证 | 第63-64页 |
| ·模块级逻辑验证 | 第64-66页 |
| ·加法器的模块级逻辑验证 | 第64页 |
| ·寄存器的模块级逻辑验证 | 第64-65页 |
| ·存储保护的模块级验证 | 第65-66页 |
| ·系统级逻辑验证 | 第66-69页 |
| ·线性地址形成的逻辑验证 | 第66-67页 |
| ·存储保护机制的逻辑验证 | 第67-69页 |
| ·电路验证 | 第69-70页 |
| ·模块级电路验证 | 第69-70页 |
| ·系统级电路验证 | 第70页 |
| ·本章小结 | 第70-71页 |
| 第五章 分段部件的改进设计 | 第71-75页 |
| ·改进的思想 | 第71-72页 |
| ·改进部分的设计 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第六章 结束语 | 第75-76页 |
| ·工作总结 | 第75页 |
| ·工作展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 作者在学期间取得的学术成果 | 第77-78页 |
| 参考文献 | 第78-79页 |
