| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 引言 | 第9-14页 |
| ·光纤数字传输系统 | 第9-10页 |
| ·复接器 | 第10-11页 |
| ·课题工作内容介绍 | 第11-12页 |
| ·课题来源和意义 | 第12-14页 |
| 第2章 复用和数字复接技术 | 第14-23页 |
| ·通信系统中的复用技术 | 第14-18页 |
| ·频分复用(FDM) | 第14页 |
| ·波分复用(WDM) | 第14-15页 |
| ·码分复用(CDM) | 第15-16页 |
| ·时分复用(TDM) | 第16-18页 |
| ·同步数字体系(SDH)技术及其复用 | 第18-23页 |
| ·SDH的概念及其特点 | 第18-19页 |
| ·SDH的速率与帧结构 | 第19-20页 |
| ·SDH的复用结构 | 第20-23页 |
| 第3章 深亚微米超高速数字集成电路 | 第23-45页 |
| ·集成电路分类 | 第23页 |
| ·深亚微米CMOS工艺 | 第23-27页 |
| ·复接器集成电路的工艺 | 第23-24页 |
| ·MOS管的二级效应 | 第24-26页 |
| ·体效应 | 第24-25页 |
| ·沟道长度调制效应 | 第25页 |
| ·亚阈值导电性 | 第25-26页 |
| ·深亚微米MOS管的短沟道效应 | 第26-27页 |
| ·阈值电压变化(Threshold Voltage Variation) | 第26页 |
| ·垂直电场引起的迁移率退化(Mobility Degradation with Vertical Field) | 第26页 |
| ·载流子速度饱和(Carrier Velocity Saturation) | 第26-27页 |
| ·热载流子效应(Hot Carrier Effects) | 第27页 |
| ·漏-源电压引起的输出阻抗变化(Output Impedance Variation with Drain-Source Voltage) | 第27页 |
| ·数字电路单元 | 第27-34页 |
| ·反相器 | 第27-32页 |
| ·反相器的静态特性 | 第28页 |
| ·反相器的动态特性 | 第28-30页 |
| ·能量-延时积 | 第30-32页 |
| ·D触发器 | 第32-33页 |
| ·主从结构的D触发器 | 第32页 |
| ·触发器的脉冲工作特性 | 第32-33页 |
| ·D触发器的设计要求 | 第33页 |
| ·分频器 | 第33-34页 |
| ·由锁存器构成的数字分频器 | 第33-34页 |
| ·模拟的再生分频器 | 第34页 |
| ·高速集成电路版图设计 | 第34-45页 |
| ·几何设计规则 | 第34-35页 |
| ·电学设计规则 | 第35-38页 |
| ·金属连线的寄生电阻 | 第35-36页 |
| ·金属连线的寄生电容 | 第36-37页 |
| ·MOS器件电容 | 第37-38页 |
| ·高速集成电路版图规则 | 第38-45页 |
| ·版图布局的对称 | 第38-39页 |
| ·叉指MOS管 | 第39-40页 |
| ·参考源的分布 | 第40页 |
| ·版图中的互连线 | 第40-42页 |
| ·电源分配网络 | 第42页 |
| ·天线效应 | 第42-43页 |
| ·闩锁效应 | 第43页 |
| ·静电放电保护 | 第43-45页 |
| 第4章 时序逻辑电路的时钟偏差和时钟分配分析 | 第45-50页 |
| ·同步时序电路 | 第45页 |
| ·高速时序电路的时钟偏差(CLOCK SKEW) | 第45-48页 |
| ·时钟偏差的形成 | 第45-46页 |
| ·时钟偏差对时序系统的影响 | 第46-47页 |
| ·正、负时钟偏差系统 | 第47-48页 |
| ·高速时序电路的时钟分配 | 第48-50页 |
| ·H树 | 第48-49页 |
| ·时钟分配 | 第49-50页 |
| 第5章 复接器的结构分析 | 第50-54页 |
| ·串行复接器 | 第50-51页 |
| ·并行复接器 | 第51-52页 |
| ·树型复接器 | 第52页 |
| ·单级复接器 | 第52-54页 |
| 第6章 复接器设计 | 第54-87页 |
| ·复接器系统设计 | 第54-58页 |
| ·复接器系统描述 | 第54页 |
| ·复接器系统结构 | 第54-56页 |
| ·复接器的数据通道 | 第55页 |
| ·复接器的时钟通道 | 第55-56页 |
| ·芯片引脚说明 | 第56-57页 |
| ·系统主要性能指标 | 第57-58页 |
| ·复接器单元电路结构的分析和选择 | 第58-66页 |
| ·差分放大电路 | 第58-64页 |
| ·差分电路差模传输特性 | 第58-60页 |
| ·差分放大器的差模频率特性 | 第60-61页 |
| ·放大器带宽扩展 | 第61-64页 |
| ·SCFL(Source Couple FET Logic)结构 | 第64-66页 |
| ·SCFL电路的基本结构 | 第64-65页 |
| ·SCFL电路的特点 | 第65页 |
| ·SCFL电路设计的关键 | 第65-66页 |
| ·复接器单元电路设计 | 第66-80页 |
| ·放大器 | 第66-69页 |
| ·电流源 | 第67页 |
| ·有源电感 | 第67-69页 |
| ·D锁存器 | 第69-73页 |
| ·传统的SCFL锁存器 | 第69-71页 |
| ·另一种结构高速SCFL锁存器 | 第71-73页 |
| ·分频器 | 第73页 |
| ·数据选择器 | 第73-75页 |
| ·传统的数据选择器 | 第73-74页 |
| ·改进的数据选择器 | 第74-75页 |
| ·输入缓冲电路 | 第75-76页 |
| ·输出缓冲电路 | 第76-78页 |
| ·复接器电路仿真波形和眼图 | 第78-80页 |
| ·分频器的仿真 | 第78页 |
| ·逻辑功能的仿真 | 第78-80页 |
| ·复接器版图设计 | 第80-87页 |
| ·版图设计 | 第80-85页 |
| ·版图布局 | 第80-81页 |
| ·版图设计其他注意事项 | 第81-82页 |
| ·分频器版图 | 第82-83页 |
| ·芯片版图 | 第83-85页 |
| ·版图验证 | 第85-86页 |
| ·DRC | 第85页 |
| ·LVS | 第85-86页 |
| ·后仿真 | 第86-87页 |
| 第7章 结论 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-90页 |
