| 第一章 绪论 | 第1-22页 |
| ·论文研究的背景 | 第13-14页 |
| ·论文研究的意义 | 第14-15页 |
| ·论文相关知识介绍 | 第15-19页 |
| ·论文研究的主要工作 | 第19-22页 |
| 第二章 并行逻辑模拟系统的整体构成 | 第22-31页 |
| ·并行逻辑模拟系统组成和结构 | 第22-24页 |
| ·并行编程模型和并行算法设计 | 第24-26页 |
| ·几种主要的并行逻辑模拟方法 | 第26-27页 |
| ·影响并行逻辑性能的因素分析 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 前端编译模块的设计和实现 | 第31-50页 |
| ·VHDL 语言描述规范 | 第31-33页 |
| ·语法分析自动生成工具集PCCTS 简介 | 第33-34页 |
| ·编译模块的设计 | 第34-35页 |
| ·词法、语法分析器的设计和实现 | 第35-40页 |
| ·中间语法树的设计和生成 | 第40-42页 |
| ·模拟数据结构的设计和生成 | 第42-49页 |
| ·本章小结 | 第49-50页 |
| 第四章 时间偏差协议研究 | 第50-71页 |
| ·PDES 同步机制 | 第50-51页 |
| ·时间偏差协议的研究 | 第51-54页 |
| ·时间偏差协议的同步控制机制 | 第54-59页 |
| ·时间偏差协议的优化策略研究与比较 | 第59-61页 |
| ·相关性消息取消方法实现 | 第61-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 划分算法的研究与实现 | 第71-98页 |
| ·划分的基本概念 | 第71-72页 |
| ·影响划分结果的因素的分析 | 第72-74页 |
| ·逻辑电路划分模型的表示方法 | 第74-75页 |
| ·进程图的生成 | 第75-79页 |
| ·进程图的数据结构 | 第79-80页 |
| ·划分算法接口的数据结构 | 第80页 |
| ·几种典型的划分算法 | 第80-83页 |
| ·对并行性保存划分算法的改进 | 第83-89页 |
| ·针对静态划分与分配相结合的划分算法的设计 | 第89-92页 |
| ·运行与测试 | 第92-97页 |
| ·本章小结 | 第97-98页 |
| 第六章 动态负载平衡技术研究和实现 | 第98-134页 |
| ·动态负载平衡技术 | 第98-103页 |
| ·并行VHDL 模拟中动态负载平衡模型的构建 | 第103-114页 |
| ·并行VHDL 模拟中动态负载平衡的实现 | 第114-130页 |
| ·动态负载平衡性能分析 | 第130-133页 |
| ·本章小结 | 第133-134页 |
| 第七章 基于硬件描述语言的并行逻辑模拟系统应用平台 | 第134-146页 |
| ·系统介绍 | 第134-135页 |
| ·逻辑模拟平台主界面 | 第135-136页 |
| ·系统功能详细说明 | 第136-142页 |
| ·运行实例 | 第142-146页 |
| 第八章 总结与展望 | 第146-149页 |
| ·本文工作总结 | 第146-147页 |
| ·进一步工作展望 | 第147-149页 |
| 参考文献 | 第149-155页 |
| 攻读博士学位期间从事科研工作及取得的成果 | 第155-157页 |
| 致谢 | 第157-159页 |