视频显示格式转换电路的设计与验证
| 中文摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-9页 |
| 第1章 引言 | 第9-16页 |
| ·课题背景 | 第9-14页 |
| ·课题背景概述 | 第9-10页 |
| ·我国电视工业的现状 | 第10-11页 |
| ·数字电视的优点 | 第11-12页 |
| ·数字电视的国内、外发展状况 | 第12-13页 |
| ·数模兼容彩色电视集成电路开发项目简介 | 第13-14页 |
| ·课题的意义和内容 | 第14-16页 |
| ·课题的意义 | 第14页 |
| ·课题的内容 | 第14-16页 |
| 第2章 视频显示原理和显示格式的转换算法综述 | 第16-22页 |
| ·视频显示的原理 | 第16-18页 |
| ·目前视频显示格式转换算法综述 | 第18-22页 |
| ·图像尺寸变换的插值方法综述 | 第18-20页 |
| ·每秒帧数变换方法综述 | 第20页 |
| ·扫描方式的变换方法综述 | 第20-21页 |
| ·插值算法选择判断的原则 | 第21-22页 |
| 第3章 视频显示格式转换电路设计和验证的方案 | 第22-42页 |
| ·视频显示格式转换集成电路的设计要求 | 第22-23页 |
| ·视频显示格式转换的插值算法方案 | 第23-30页 |
| ·图像尺寸变换采用的算法方案 | 第23-26页 |
| ·每秒帧数变换采用的算法方案 | 第26-28页 |
| ·扫描方式变换采用的算法方案 | 第28-29页 |
| ·视频显示格式转换算法中的象素处理方案 | 第29-30页 |
| ·视频显示格式转换电路的硬件设计方案 | 第30-38页 |
| ·可配置结构的设计方案 | 第31页 |
| ·帧存储器的设计方案 | 第31-32页 |
| ·RAM缓存的设计方案 | 第32页 |
| ·时钟频率变换的设计方案 | 第32-38页 |
| ·电路FPGA验证系统的设计方案 | 第38-42页 |
| ·利用计算机并口EPP模式传输图像数据 | 第39-40页 |
| ·开发嵌入式系统来实现图像数据的转移 | 第40-41页 |
| ·利用内存条存储图像数据 | 第41-42页 |
| 第4章 视频显示格式转换算法验证程序的设计 | 第42-49页 |
| ·象素处理单元模块的选择和系数的产生 | 第42-46页 |
| ·象素处理单元模块 | 第42-43页 |
| ·系数u、v和Δ的计算 | 第43-44页 |
| ·举例说明象素数据处理单元模块的提取和系数的产生 | 第44-46页 |
| ·视频格式转换算法的验证程序流程 | 第46-49页 |
| 第5章 视频显示格式转换电路设计 | 第49-73页 |
| ·视频显示格式转换电路的设计思路及其结构设计 | 第49-50页 |
| ·IIC从属接口模块① | 第50-55页 |
| ·IIC接口标准的简单介绍 | 第50-51页 |
| ·IIC从属接口模块的主要功能 | 第51页 |
| ·IIC从属接口模块的主要结构 | 第51-53页 |
| ·IIC从属接口模块的主要时序分析 | 第53-55页 |
| ·视频接口格式解码模块② | 第55-57页 |
| ·视频接口标准的简单介绍 | 第55页 |
| ·视频接口格式解码模块的主要功能 | 第55-56页 |
| ·视频接口格式解码模块的主要结构 | 第56-57页 |
| ·输入缓冲模块③ | 第57-60页 |
| ·输入缓冲模块的主要功能 | 第57页 |
| ·输入缓冲模块的主要结构 | 第57-59页 |
| ·输入缓冲模块的主要时序分析 | 第59-60页 |
| ·SDRAM存储器控制模块④ | 第60-64页 |
| ·SDRAM存储器控制模块的主要功能 | 第60页 |
| ·SDRAM存储器控制模块的主要结构 | 第60-61页 |
| ·SDRAM控制器设计过程 | 第61-62页 |
| ·SDRAM控制器的时序分析 | 第62-64页 |
| ·输出缓冲模块⑤ | 第64-68页 |
| ·输出缓冲模块的主要功能 | 第64页 |
| ·输出缓冲模块的主要结构 | 第64-67页 |
| ·输出缓冲模块的时序分析 | 第67-68页 |
| ·象素处理模块⑥ | 第68-70页 |
| ·象素处理模块的主要功能和工作结构 | 第68页 |
| ·象素处理模块的主要结构 | 第68-70页 |
| ·视频接口格式编码模块⑦ | 第70-72页 |
| ·视频接口标准的主要介绍 | 第70页 |
| ·视频接口格式编码模块的主要功能 | 第70-71页 |
| ·视频接口格式编码模块的主要结构 | 第71-72页 |
| ·时钟产生模块⑧ | 第72-73页 |
| 第6章 FPGA验证系统的开发 | 第73-84页 |
| ·Virtex-II pro开发平台 | 第73-74页 |
| ·FPGA验证平台的硬件构成 | 第74-75页 |
| ·FPGA验证系统的主要结构 | 第75-76页 |
| ·FPGA验证系统部分设计的简单介绍 | 第76-84页 |
| ·YUV文件处理的设计 | 第76-77页 |
| ·EPP RAM PORT模块的设计 | 第77页 |
| ·计算机并行端口EPP模式驱动程序的开发 | 第77-81页 |
| ·嵌入式系统的设计 | 第81-82页 |
| ·SDRAM Ctr模块的设计 | 第82-83页 |
| ·format encoder模块设计 | 第83-84页 |
| 第7章 验证和仿真结果及结果分析 | 第84-96页 |
| ·视频显示格式算法验证 | 第84-90页 |
| ·验证结果 | 第84-89页 |
| ·结果分析 | 第89-90页 |
| ·视频显示格式转换电路设计的仿真结果 | 第90-93页 |
| ·读请求与写请求的仲裁仿真结果 | 第90-92页 |
| ·整个系统仿真的结果 | 第92-93页 |
| ·FPGA开发平台的验证结果 | 第93-94页 |
| ·电路的FPGA验证结果 | 第94-96页 |
| 第8章 结论 | 第96-99页 |
| ·课题完成的工作 | 第96页 |
| ·视频显示格式转换算法 | 第96-97页 |
| ·视频显示格式转换电路硬件实现 | 第97页 |
| ·FPGA验证系统实现 | 第97-98页 |
| ·课题进一步的工作 | 第98-99页 |
| 参考文献 | 第99-102页 |
| 致 谢 | 第102页 |
| 声 明 | 第102-103页 |
| 本人简历 | 第103页 |
| 在学期间的研究成果及发表的学术论文 | 第103页 |
