干线综合测试仪FPGA设计实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-11页 |
| 1 综述 | 第11-15页 |
| ·通信系统基础知识 | 第11-13页 |
| ·项目背景和意义 | 第13-14页 |
| ·主要工作和论文结构 | 第14-15页 |
| 2 FPGA及开发工具介绍 | 第15-33页 |
| ·FPGA简介 | 第15-25页 |
| ·FPGA简述 | 第15-18页 |
| ·用VHDL开发FPGA流程 | 第18-21页 |
| ·FPGA系统设计原则和技巧 | 第21-23页 |
| ·主流的FPGA芯片厂家及其代表产品 | 第23-25页 |
| ·硬件描述语言简介 | 第25-27页 |
| ·开发软件介绍 | 第27-32页 |
| ·ISE9.2i概述 | 第27-30页 |
| ·ChipScope Pro9.2i简介 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 3 系统硬件设计方案 | 第33-47页 |
| ·系统总体结构 | 第33-34页 |
| ·FPGA功能框图 | 第34-35页 |
| ·FPGA部分接口关系 | 第35-39页 |
| ·与DSP之间的接口 | 第35-37页 |
| ·与外部接口单元之间的接口 | 第37-38页 |
| ·供给FPGA的时钟 | 第38-39页 |
| ·接口特性 | 第39-46页 |
| ·A接口特性 | 第39页 |
| ·RS422/RS485接口特性 | 第39-43页 |
| ·V.35接口特性 | 第43-44页 |
| ·E1接口特性 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 4 FPGA功能设计 | 第47-73页 |
| ·32K至8192K速率信号发送端设计 | 第47-54页 |
| ·帧结构介绍 | 第47-48页 |
| ·时钟部分设计 | 第48-49页 |
| ·帧结构设计 | 第49-52页 |
| ·发送模块设计 | 第52-54页 |
| ·业务信息设计 | 第54-56页 |
| ·伪随机序列简述 | 第54-55页 |
| ·业务信息设计实现 | 第55-56页 |
| ·E2接口信号发送端设计 | 第56-59页 |
| ·G.704帧结构模块 | 第57页 |
| ·G.742帧结构模块 | 第57-59页 |
| ·E2接口信息发送模块 | 第59页 |
| ·信号接收端设计 | 第59-65页 |
| ·32K至8192K速率信息接收设计 | 第60-62页 |
| ·业务信息接收设计 | 第62-63页 |
| ·E2接口信息接收设计 | 第63-65页 |
| ·测试数据处理 | 第65-66页 |
| ·IP核简介 | 第65-66页 |
| ·数据处理设计 | 第66页 |
| ·信道模拟 | 第66-67页 |
| ·信道延时模拟 | 第66页 |
| ·信道误码模拟 | 第66-67页 |
| ·设计结果 | 第67-71页 |
| ·本章小结 | 第71-73页 |
| 5 工作总结与展望 | 第73-75页 |
| ·工作总结 | 第73页 |
| ·下一步的工作计划 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 作者简历 | 第77-81页 |
| 学位论文数据集 | 第81页 |
