OBS边缘节点汇聚模块硬件设计与实现
摘要 | 第1-6页 |
ABSTRACT | 第6-11页 |
第1章 绪论 | 第11-19页 |
·OBS的产生背景 | 第11-14页 |
·光交换网络的现状及发展 | 第11-12页 |
·光交换技术简介 | 第12-14页 |
·光线路交换/波长路由技术 | 第12页 |
·光分组交换技术 | 第12-13页 |
·光突发交换技术 | 第13页 |
·三种交换技术的比较 | 第13-14页 |
·OBS的基本原理 | 第14-16页 |
·OBS网络结构 | 第14-15页 |
·OBS节点结构 | 第15-16页 |
·边缘节点 | 第15-16页 |
·核心节点 | 第16页 |
·本文研究内容以及相关研究内容的研究现状 | 第16-18页 |
·本文研究内容 | 第16-17页 |
·相关研究内容的研究现状 | 第17-18页 |
·本文主要内容及安排 | 第18-19页 |
第2章 边缘节点汇聚模块算法研究 | 第19-24页 |
·汇聚算法的基本原理 | 第19页 |
·汇聚对OBS网络的影响 | 第19-20页 |
·汇聚算法的分类与总结 | 第20-22页 |
·基于固定汇聚长度门限的汇聚算法 | 第21页 |
·基于固定汇聚时间门限的汇聚算法 | 第21页 |
·同时考虑汇聚长度和汇聚时间门限的汇聚算法 | 第21-22页 |
·自适应算法 | 第22页 |
·其他算法 | 第22页 |
·本章小结 | 第22-24页 |
第3章 汇聚模块的硬件设计方案 | 第24-38页 |
·汇聚模块的框架图 | 第24-28页 |
·业务源、16位缓存和分类模块 | 第24-25页 |
·组装队列 | 第25页 |
·写入控制模块 | 第25-27页 |
·基于FIFO方案 | 第25-26页 |
·基于RAN的连续写入方案 | 第26-27页 |
·基于RAN的分段写入方案 | 第27页 |
·累加器和头部信息产生模块 | 第27-28页 |
·汇聚模块中的数据帧结构 | 第28-31页 |
·标准帧结构简介 | 第28-29页 |
·以太网帧结构 | 第28-29页 |
·IP帧结构 | 第29页 |
·本设计采用的帧格式 | 第29-31页 |
·Verilog HDL硬件语言简介 | 第31页 |
·Verilog HDL程序流程描述 | 第31-36页 |
·FBL的程序流程 | 第32-33页 |
·FAP的程序流程 | 第33-35页 |
·MBMAP的程序流程 | 第35-36页 |
·本章小结 | 第36-38页 |
第4章 汇聚模块的硬件实现 | 第38-53页 |
·基于QuartusⅡ的FPGA开发流程 | 第38-39页 |
·分类模块仿真结果 | 第39-42页 |
·功能模块原理图 | 第39-40页 |
·端口信号说明 | 第40-41页 |
·仿真结果分析 | 第41-42页 |
·基于FBL汇聚模块的设计 | 第42-46页 |
·顶层原理图和部分端口说明 | 第42-44页 |
·仿真结果 | 第44-46页 |
·基于FAP汇聚模块的设计 | 第46-49页 |
·顶层原理图和部分端口信号说明 | 第46-47页 |
·仿真结果 | 第47-49页 |
·基于MBMAP汇聚模块的设计 | 第49-51页 |
·顶层原理图和部分端口信号说明 | 第49-50页 |
·仿真结果 | 第50-51页 |
·本章小结 | 第51-53页 |
第5章 汇聚模块在FPGA上的联合调试 | 第53-66页 |
·EP2C20Q240C8简介 | 第54页 |
·调试流程 | 第54-56页 |
·业务源模块 | 第56-58页 |
·基于FBL汇聚模块的芯片调试 | 第58-61页 |
·器件资源利用及时延分析 | 第58-60页 |
·调试验证结果及波形分析 | 第60-61页 |
·基于FAP汇聚模块的芯片调试 | 第61-63页 |
·器件资源利用及时延分析 | 第61-62页 |
·调试验证结果及波形分析 | 第62-63页 |
·基于MBMAP汇聚模块的芯片调试 | 第63-65页 |
·器件资源利用及时延分析 | 第63-64页 |
·调试验证结果及波形分析 | 第64-65页 |
·本章小结 | 第65-66页 |
第6章 总结与展望 | 第66-68页 |
·本文总结 | 第66-67页 |
·下一步研究展望 | 第67-68页 |
参考文献 | 第68-70页 |
致谢 | 第70-71页 |
攻读学位期间参加的科研项目和成果 | 第71页 |