误码测试仪的硬件部分的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·引言 | 第7页 |
| ·课题的研究现状 | 第7-8页 |
| ·主要研究工作及论文层次结构 | 第8-9页 |
| ·论文的主要研究工作 | 第8页 |
| ·论文的层次结构 | 第8-9页 |
| 第二章 误码仪的结构设计与相关技术 | 第9-17页 |
| ·误码指标的基本概念 | 第9-10页 |
| ·误码仪的设计结构 | 第10-12页 |
| ·误码仪发送部分 | 第10-11页 |
| ·误码仪接收部分 | 第11页 |
| ·同步电路 | 第11-12页 |
| ·误码仪工作方式 | 第12-13页 |
| ·误码检测的关键技术 | 第13-16页 |
| ·伪随机序列 | 第13-15页 |
| ·误码率的测量方式 | 第15-16页 |
| ·小结 | 第16-17页 |
| 第三章 系统的硬件设计 | 第17-39页 |
| ·硬件系统的基本设计结构 | 第17页 |
| ·系统的信号部分 | 第17-28页 |
| ·测试码的生成 | 第18-19页 |
| ·同步部分 | 第19页 |
| ·编解码部分 | 第19-22页 |
| ·接口部分 | 第22-28页 |
| ·系统的微机控制部分 | 第28-37页 |
| ·8031及其扩展部分 | 第28-30页 |
| ·误码信号的检测 | 第30-31页 |
| ·按键部分 | 第31页 |
| ·液晶显示部分 | 第31-37页 |
| ·误码检测的关键技术 | 第37-39页 |
| 第四章 可编程逻辑器件的设计实现 | 第39-49页 |
| ·可编程逻辑器件的设计方法 | 第39-41页 |
| ·Max+PlusⅡ简述 | 第39页 |
| ·Max+PlusⅡ设计方法 | 第39-41页 |
| ·Altera可编程逻辑器件的配置与下载 | 第41页 |
| ·可编程逻辑器件的设计实现 | 第41-47页 |
| ·系统采用HDPLD的设计思想 | 第42-43页 |
| ·HDPLD的具体实现 | 第43-47页 |
| ·小结 | 第47-49页 |
| 第五章 系统的软件实现 | 第49-67页 |
| ·软件设计 | 第49-50页 |
| ·软件设计的结构 | 第49页 |
| ·软件设计的方法 | 第49-50页 |
| ·系统软件设计概述 | 第50页 |
| ·系统软件设计和流程 | 第50-65页 |
| ·主程序流程 | 第50-52页 |
| ·参数设置的软件设计 | 第52页 |
| ·SRAM结构的HDPLD的配置下载 | 第52-53页 |
| ·测试的软件设计 | 第53-57页 |
| ·计算部分的数据处理 | 第57-59页 |
| ·“四点二次插值法” | 第59-61页 |
| ·显示的软件设计 | 第61-65页 |
| ·小结 | 第65-67页 |
| 第六章 结束语 | 第67-69页 |
| ·实验结果 | 第67页 |
| ·该误码仪的主要特点 | 第67-68页 |
| ·系统设计综述 | 第68页 |
| ·研究工作展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71页 |
