神经网络图像压缩算法的FPGA实现研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-21页 |
| 1.2.1 神经网络的发展 | 第17-18页 |
| 1.2.2 神经网络的图像压缩应用 | 第18-19页 |
| 1.2.3 神经网络的硬件加速实现 | 第19-21页 |
| 1.3 本文主要工作与章节安排 | 第21-24页 |
| 第二章 神经网络图像压缩算法基础 | 第24-40页 |
| 2.1 图像压缩相关理论 | 第24-26页 |
| 2.1.1 传统压缩算法 | 第24-25页 |
| 2.1.2 图像质量评价方法 | 第25-26页 |
| 2.2 神经网络图像压缩理论 | 第26-35页 |
| 2.2.1 神经网络基本运算 | 第26-32页 |
| 2.2.2 BP网络压缩原理 | 第32-34页 |
| 2.2.3 卷积自编码网络压缩原理 | 第34-35页 |
| 2.3 神经网络的FPGA实现原理 | 第35-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第三章 神经网络图像压缩算法设计及FPGA实现 | 第40-60页 |
| 3.1 设计与实现流程 | 第40-41页 |
| 3.2 图像压缩网络模型设计 | 第41-44页 |
| 3.3 FPGA硬件平台 | 第44-47页 |
| 3.3.1 平台选择 | 第44-45页 |
| 3.3.2 开发流程 | 第45-47页 |
| 3.4 图像压缩硬件框架设计 | 第47-48页 |
| 3.5 卷积编码核心模块设计 | 第48-52页 |
| 3.5.1 并行输入设计 | 第48-50页 |
| 3.5.2 处理单元设计 | 第50-52页 |
| 3.6 其他主要模块的设计 | 第52-57页 |
| 3.6.1 零填充模块设计 | 第52-54页 |
| 3.6.2 通道分配器模块设计 | 第54-55页 |
| 3.6.3 激活函数设计 | 第55-56页 |
| 3.6.4 通道仲裁器模块设计 | 第56-57页 |
| 3.7 本章小结 | 第57-60页 |
| 第四章 实验与结果分析 | 第60-68页 |
| 4.1 实验平台及测试环境 | 第60-61页 |
| 4.2 测试实验结果 | 第61-65页 |
| 4.2.1 图像重建效果 | 第61-64页 |
| 4.2.2 资源使用率评估 | 第64-65页 |
| 4.3 性能对比与分析 | 第65-67页 |
| 4.4 本章小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 5.1 工作总结 | 第68-69页 |
| 5.2 未来展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
