| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第11-21页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 锁相环的发展过程及趋势 | 第12-18页 |
| 1.2.1 锁相环的发展历史 | 第12-13页 |
| 1.2.2 模拟锁相环Analog PLL | 第13-14页 |
| 1.2.3 全数字锁相环All Digital PLL (all blocks are implemented digitally) | 第14-15页 |
| 1.2.4 数模混合锁相环Hybrid PLL (combination of both analog and digital circuit) | 第15-16页 |
| 1.2.5 国内外发展状况 | 第16-18页 |
| 1.3 本文的主要工作 | 第18-19页 |
| 1.4 主要内容及组织结构 | 第19-21页 |
| 第二章 模拟电荷泵锁相环 | 第21-34页 |
| 2.1 锁相环的基本结构 | 第21-22页 |
| 2.2 锁相环的模块 | 第22-28页 |
| 2.2.1 鉴频鉴相器 | 第22-24页 |
| 2.2.2 电荷泵 | 第24-25页 |
| 2.2.3 滤波器 | 第25页 |
| 2.2.4 压控振荡器 | 第25-28页 |
| 2.2.5 分频器 | 第28页 |
| 2.3 锁相环环路的线性分析 | 第28-30页 |
| 2.4 相位噪声和抖动 | 第30-33页 |
| 2.4.1 相位噪声 | 第30-31页 |
| 2.4.2 时钟抖动 | 第31页 |
| 2.4.3 锁相环的相位噪声 | 第31-33页 |
| 2.5 本章小结 | 第33-34页 |
| 第三章 自偏置压控振荡器的设计 | 第34-70页 |
| 3.1 新型自偏置的线性跨导CMOS LiT VCO | 第34-44页 |
| 3.1.1 传统LC压控振荡器电路结构 | 第34-37页 |
| 3.1.2 所提出的CMOS LiT-VCO结构 | 第37-39页 |
| 3.1.3 CMOS LiT VCO的噪声分析 | 第39-41页 |
| 3.1.4 CMOS LiT-VCO流片测试结果 | 第41-44页 |
| 3.2 自偏置环形压控振荡器 | 第44-68页 |
| 3.2.1 环形振荡器的设计 | 第47-48页 |
| 3.2.2 振荡器的设计指标 | 第48-49页 |
| 3.2.3 差分结构的VCO工作原理 | 第49页 |
| 3.2.4 差分延迟单元的设计 | 第49-56页 |
| 3.2.5 压控振荡器偏置电路的设计 | 第56-57页 |
| 3.2.6 差分环形振荡器中的相位噪声与抖动 | 第57页 |
| 3.2.7 差分VCO的电路设计 | 第57-63页 |
| 3.2.8 压控振荡器的仿真 | 第63-68页 |
| 3.3 本章小结 | 第68-70页 |
| 第四章 锁相环后续模块电路设计与仿真 | 第70-84页 |
| 4.1 鉴频鉴相器 | 第70-73页 |
| 4.1.1 死区分析 | 第70-73页 |
| 4.2 电荷泵 | 第73-80页 |
| 4.2.1 非理想因素 | 第73-74页 |
| 4.2.2 电荷泵的几种结构 | 第74-75页 |
| 4.2.3 电荷泵的设计与仿真 | 第75-80页 |
| 4.3 滤波器 | 第80-82页 |
| 4.4 分频器 | 第82-83页 |
| 4.5 本章小结 | 第83-84页 |
| 第五章 锁相环系统仿真与分析 | 第84-94页 |
| 5.1 环路稳定性仿真 | 第84-88页 |
| 5.1.1 锁相环的输出频率和锁定性能 | 第85-88页 |
| 5.2 版图设计 | 第88-89页 |
| 5.2.1 寄生参数 | 第88页 |
| 5.2.2 器件的匹配 | 第88-89页 |
| 5.2.3 噪声问题 | 第89页 |
| 5.3 锁相环各个模块的版图及后仿真结果 | 第89-93页 |
| 5.4 本章小节 | 第93-94页 |
| 第六章 总结与展望 | 第94-96页 |
| 6.1 总结 | 第94-95页 |
| 6.2 展望 | 第95-96页 |
| 参考文献 | 第96-101页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第101-102页 |
| 附录2 攻读硕士学位期间参加的科研项目 | 第102-103页 |
| 致谢 | 第103页 |
