基于QR二维码打码机的验证系统的设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 研究意义 | 第13页 |
| 1.4 本章小结 | 第13-15页 |
| 第2章 QR码介绍及识别技术 | 第15-27页 |
| 2.1 QR码的特征 | 第15-16页 |
| 2.2 QR码各模块介绍 | 第16-17页 |
| 2.3 基于QR码的图像预处理研究 | 第17-22页 |
| 2.3.1 QR码的滤波处理 | 第17-19页 |
| 2.3.2 二值化处理 | 第19-20页 |
| 2.3.3 边缘处理 | 第20-21页 |
| 2.3.4 霍夫变换 | 第21-22页 |
| 2.4 QR码解码 | 第22-26页 |
| 2.4.1 QR码定位 | 第23-24页 |
| 2.4.2 QR码的版本信息 | 第24页 |
| 2.4.3 QR码码元信息获取 | 第24-25页 |
| 2.4.4 掩膜图形 | 第25页 |
| 2.4.5 QR码纠错 | 第25-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第3章 QR码打码机验证系统方案设计 | 第27-31页 |
| 3.1 QR码打码机验证系统的需求分析 | 第27-28页 |
| 3.2 QR码打码机验证系统的硬件选型 | 第28-30页 |
| 3.2.1 图像处理硬件选型 | 第28-29页 |
| 3.2.2 主处理器选型 | 第29-30页 |
| 3.2.3 图像传感器选型 | 第30页 |
| 3.3 QR码打码机验证系统的总体设计 | 第30页 |
| 3.4 本章小结 | 第30-31页 |
| 第4章 系统硬件模块设计 | 第31-51页 |
| 4.1 QR码打码机验证系统的硬件电路设计 | 第31-37页 |
| 4.1.1 电源管理模块 | 第31页 |
| 4.1.2 FPGA核心系统电路 | 第31-34页 |
| 4.1.3 ARM核心系统 | 第34-36页 |
| 4.1.4 QR二维码打码机验证系统印制电路板 | 第36-37页 |
| 4.2 基于FPGA的硬件模块设计 | 第37-50页 |
| 4.2.1 图像采集控制器设计 | 第37-39页 |
| 4.2.2 SDRAM控制器设计 | 第39-40页 |
| 4.2.3 直方图统计模块设计 | 第40-41页 |
| 4.2.4 方形窗生成模块设计 | 第41-43页 |
| 4.2.5 中值滤波器模块设计 | 第43-44页 |
| 4.2.6 基于Otsu的二值化模块设计 | 第44-46页 |
| 4.2.7 霍夫变换算法模块设计 | 第46-47页 |
| 4.2.8 QR码定位模块设计 | 第47页 |
| 4.2.9 码元提取模块设计 | 第47-48页 |
| 4.2.10 FPGA与ARM传输设计 | 第48-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第5章 系统软件设计 | 第51-67页 |
| 5.1 下位机软件设计 | 第51-65页 |
| 5.1.1 嵌入式Linux操作系统的组成及移植 | 第51-53页 |
| 5.1.2 下位机软件构成 | 第53-56页 |
| 5.1.3 Linux与FPGA接口驱动程序 | 第56-58页 |
| 5.1.4 Linux输入子系统驱动 | 第58-59页 |
| 5.1.5 Linux实现TCP传输 | 第59-60页 |
| 5.1.6 Linux实现图像JPEG压缩 | 第60-61页 |
| 5.1.7 QR码解码 | 第61-63页 |
| 5.1.8 触发及验证模式的实现 | 第63-65页 |
| 5.2 上位机软件设计 | 第65-66页 |
| 5.3 本章小结 | 第66-67页 |
| 第6章 测试与性能分析 | 第67-71页 |
| 6.1 QR二维码打码机验证系统的测试与分析 | 第67-70页 |
| 6.2 本章小结 | 第70-71页 |
| 第7章 总结与展望 | 第71-73页 |
| 7.1 总结 | 第71页 |
| 7.2 存在问题及展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77页 |
