基于峰值处理的高效率线性化功率放大器研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国外研究动态 | 第11-12页 |
| 1.3 国内研究动态 | 第12-13页 |
| 1.4 本文的主要工作与创新点 | 第13页 |
| 1.5 论文结构 | 第13-15页 |
| 第二章 功率放大器非线性研究及数字预失真原理 | 第15-29页 |
| 2.1 功率放大器非线性特性 | 第15-20页 |
| 2.1.1 无记忆功率放大器的非线性失真 | 第15-18页 |
| 2.1.2 记忆功率放大器的非线性失真 | 第18-20页 |
| 2.2 数字预失真原理 | 第20-28页 |
| 2.2.1 无记忆功率放大器行为模型 | 第21-22页 |
| 2.2.2 记忆功率放大器行为模型 | 第22-25页 |
| 2.2.3 数字预失真学习结构 | 第25-27页 |
| 2.2.4 参数估计 | 第27-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 数字预失真高峰均比信号研究 | 第29-48页 |
| 3.1 多载波调制技术 | 第29-30页 |
| 3.2 高峰均比信号对功放效率的影响 | 第30-31页 |
| 3.3 削峰技术及实现方法 | 第31-38页 |
| 3.3.1 实现方法 | 第31-35页 |
| 3.3.2 仿真验证 | 第35-36页 |
| 3.3.3 FPGA硬件实现 | 第36-38页 |
| 3.4 预失真器的扩张性及潜在问题 | 第38-41页 |
| 3.5 预失真器输出信号峰值处理 | 第41-43页 |
| 3.6 二次限幅法的仿真验证 | 第43-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第四章 数字预失真硬件实现 | 第48-61页 |
| 4.1 总体设计 | 第48-49页 |
| 4.2 Doherty功放实现 | 第49-56页 |
| 4.2.1 基本原理 | 第49-50页 |
| 4.2.2 特性分析 | 第50-51页 |
| 4.2.3 仿真设计 | 第51-54页 |
| 4.2.4 保护电路 | 第54-56页 |
| 4.3 上下变频器 | 第56-57页 |
| 4.4 FPGA模块电路 | 第57-59页 |
| 4.4.1 基带信号生成与处理 | 第58-59页 |
| 4.4.2 预失真器实现 | 第59页 |
| 4.5 本章小结 | 第59-61页 |
| 第五章 硬件测试与分析 | 第61-71页 |
| 5.1 基带削峰信号测试 | 第61-62页 |
| 5.2 功率放大器测试 | 第62-64页 |
| 5.3 数字预失真联合测试 | 第64-70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 全文总结 | 第71页 |
| 6.2 后续工作展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 读硕期间成果说明 | 第78-79页 |
