基于EPC C1G2协议的超高频RFID读写器的研究与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-13页 |
| 1.1 射频识别技术简介 | 第7-8页 |
| 1.2 国内外射频识别技术现状 | 第8-10页 |
| 1.2.1 国外射频识别技术现状 | 第8-9页 |
| 1.2.2 国内射频识别技术发展历程及研究现状 | 第9-10页 |
| 1.3 我国射频识别技术应用规定 | 第10-11页 |
| 1.4 论文的工作和组织结构 | 第11-13页 |
| 第二章 射频识别技术基础研究 | 第13-23页 |
| 2.1 电磁波基础及频谱 | 第13-14页 |
| 2.2 自由空间电波传播 | 第14-15页 |
| 2.3 电磁反向散射原理 | 第15-16页 |
| 2.4 传输线理论 | 第16-19页 |
| 2.4.1 传输线等效电路分析 | 第17-18页 |
| 2.4.2 微带线 | 第18-19页 |
| 2.5 Smith 圆图 | 第19-22页 |
| 2.6 本章小结 | 第22-23页 |
| 第三章 超高频 RFID 系统协议 | 第23-31页 |
| 3.1 协议总述 | 第23-24页 |
| 3.2 R=>T 通信链路 | 第24-26页 |
| 3.2.1 R=>T 调制方式 | 第24-25页 |
| 3.2.2 R=>T 射频包络 | 第25页 |
| 3.2.3 PIE 编码 | 第25-26页 |
| 3.3 T=>R 链路通信 | 第26-31页 |
| 3.3.1 FM0 编码 | 第27-28页 |
| 3.3.2 标签存储结构 | 第28-31页 |
| 第四章 超高频读写器硬件电路设计 | 第31-47页 |
| 4.1 系统硬件方案 | 第31-32页 |
| 4.2 载波产生模块 | 第32-37页 |
| 4.2.1 锁相环电路 | 第32-33页 |
| 4.2.2 数字式锁相环频率合成器 | 第33-34页 |
| 4.2.3 载波电路设计 | 第34-37页 |
| 4.3 调制模块 | 第37-38页 |
| 4.4 功率放大模块 | 第38-40页 |
| 4.5 定向耦合器模块 | 第40-41页 |
| 4.6 检波模块 | 第41-43页 |
| 4.7 小信号放大模块 | 第43-45页 |
| 4.8 信号调理模块 | 第45-47页 |
| 第五章 系统软硬件调试 | 第47-61页 |
| 5.1 FPGA 开发环境 | 第47-48页 |
| 5.2 读写器状态转移设计 | 第48-50页 |
| 5.3 标签状态转移设计 | 第50-52页 |
| 5.4 基于 FPGA 的数字基带设计 | 第52-57页 |
| 5.4.1 发送链路模块的设计 | 第53-55页 |
| 5.4.2 接收链路模块的设计 | 第55-56页 |
| 5.4.3 系统基带控制模块的设计 | 第56-57页 |
| 5.5 射频电路测试 | 第57-60页 |
| 5.6 本章小结 | 第60-61页 |
| 第六章 总结与前景展望 | 第61-63页 |
| 6.1 总结 | 第61-62页 |
| 6.2 前景展望 | 第62-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
