| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 论文的研究背景与意义 | 第11-13页 |
| 1.2 本论文的主要工作 | 第13页 |
| 1.3 论文结构安排 | 第13-15页 |
| 第二章 需求分析和硬件方案设计 | 第15-23页 |
| 2.1 通用信号处理平台多种使用场景分析 | 第15-16页 |
| 2.2 通用信号处理平台需求分析 | 第16-17页 |
| 2.3 通用信号处理平台总体设计 | 第17-21页 |
| 2.3.1 通用信号处理平台硬件技术要求 | 第17-19页 |
| 2.3.2 通用信号处理平台单板构成:AD单板和DDS单板 | 第19-21页 |
| 2.4 本章小结 | 第21-23页 |
| 第三章 芯片选型和原理图设计 | 第23-59页 |
| 3.1 AD单板FPGA外围电路设计 | 第23-26页 |
| 3.1.1 FPGA选型:XC7K410T | 第23-24页 |
| 3.1.2 FPGA程序配置模块 | 第24-26页 |
| 3.1.3 FPGA仿真调试接口 | 第26页 |
| 3.2 AD单板DSP外围电路设计 | 第26-30页 |
| 3.2.1 DSP选型:TMS320C6672 | 第26-27页 |
| 3.2.2 DSP程序配置模块 | 第27-28页 |
| 3.2.3 DSP仿真调试接口 | 第28-29页 |
| 3.2.4 DSP与DDR3的接口 | 第29-30页 |
| 3.3 AD单板A/D信号采集模块设计 | 第30-38页 |
| 3.3.1 ADC基本参数介绍 | 第31页 |
| 3.3.2 低速信号采集模块 | 第31-32页 |
| 3.3.3 JESD204B协议 | 第32-34页 |
| 3.3.4 高速信号采集模块 | 第34页 |
| 3.3.5 ADC时钟抖动设计需求 | 第34-38页 |
| 3.4 AD单板FPGA与DSP之间的数据交换接口设计 | 第38-40页 |
| 3.4.1 低速并行接口:EMIF接口 | 第38-39页 |
| 3.4.2 高速串行接口:SRIO接口 | 第39-40页 |
| 3.5 AD单板间数据交换接口设计 | 第40-42页 |
| 3.6 AD单板485/422通信模块设计 | 第42页 |
| 3.7 AD单板时钟网络设计 | 第42-46页 |
| 3.7.1 ADS6455采样时钟 | 第43-44页 |
| 3.7.2 JESD204B时钟:ADS54J54采样时钟 | 第44-46页 |
| 3.7.3 FPGA、DSP和DDR控制器时钟 | 第46页 |
| 3.7.4 SRIO和RXAUI接口时钟 | 第46页 |
| 3.8 AD单板电源分配网络设计 | 第46-54页 |
| 3.8.1 FPGA供电模块 | 第48-50页 |
| 3.8.2 ADS6445供电模块 | 第50页 |
| 3.8.3 ADS54J54供电模块 | 第50页 |
| 3.8.4 DSP供电模块 | 第50-54页 |
| 3.9 DDS单板FPGA外围电路设计 | 第54-55页 |
| 3.9.1 FPGA选型:SC6SLX100-CSG484 | 第54-55页 |
| 3.9.2 程序配置模块和仿真调试接口 | 第55页 |
| 3.10 DDS单板DDS芯片外围电路设计 | 第55-57页 |
| 3.10.1 DDS选型 | 第55页 |
| 3.10.2 DDS参考时钟输入电路设计 | 第55-56页 |
| 3.10.3 DDS模拟输出电路设计 | 第56-57页 |
| 3.11 本章小结 | 第57-59页 |
| 第四章 信号完整性和PCB设计 | 第59-77页 |
| 4.1 信号完整性介绍 | 第59-60页 |
| 4.2 叠层设计 | 第60-62页 |
| 4.3 布局 | 第62-63页 |
| 4.4 过孔和焊盘优化 | 第63-67页 |
| 4.5 布线 | 第67-71页 |
| 4.5.1 DDR3布线 | 第67-70页 |
| 4.5.2 高速Serdes布线 | 第70-71页 |
| 4.6 PCB后仿真 | 第71-75页 |
| 4.7 本章小结 | 第75-77页 |
| 第五章 关键电路测试 | 第77-89页 |
| 5.1 单板测试项 | 第77页 |
| 5.2 电源模块测试 | 第77-79页 |
| 5.3 AD单板SRIO接口调试 | 第79-80页 |
| 5.4 AD单板高速ADC调试 | 第80-84页 |
| 5.4.1 JESD204B接口调试 | 第80-81页 |
| 5.4.2 ADC采样测试 | 第81-82页 |
| 5.4.3 ADC有效位数测量 | 第82-84页 |
| 5.5 DDS单板DDS模块调试 | 第84-88页 |
| 5.5.1 DDS芯片初始化配置测试 | 第84-87页 |
| 5.5.2 S-DDS芯片与N-DDS芯片之间的信号串扰测量 | 第87页 |
| 5.5.3 LVDS数字信号对DDS输出信号的串扰测量 | 第87-88页 |
| 5.6 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 参考文献 | 第91-93页 |
| 缩略词对照表 | 第93-95页 |
| 附录 | 第95-97页 |
| 致谢 | 第97页 |
