| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 故障注入系统概述 | 第11页 |
| 1.3 硬件/软件联合仿真概述 | 第11-12页 |
| 1.4 国内外研究现状及分析 | 第12-14页 |
| 1.4.1 国外研究现状 | 第12-13页 |
| 1.4.2 国内研究现状 | 第13-14页 |
| 1.5 基于仿真故障注入的问题 | 第14页 |
| 1.6 本文主要工作 | 第14页 |
| 1.7 本文结构 | 第14-15页 |
| 第2章 故障注入系统研究与设计 | 第15-23页 |
| 2.1 联合仿真验证简介 | 第15-16页 |
| 2.1.1 指令集模拟器 | 第15页 |
| 2.1.2 RTL仿真环境 | 第15页 |
| 2.1.3 联合仿真环境的交互设计 | 第15-16页 |
| 2.2 故障注入系统设计技术 | 第16-17页 |
| 2.2.1 联合仿真故障注入思路 | 第16-17页 |
| 2.2.2 故障传播的观测 | 第17页 |
| 2.2.3 用于故障注入的交互方式 | 第17页 |
| 2.3 故障注入系统的方案设计 | 第17-20页 |
| 2.3.1 信息交互 | 第18-19页 |
| 2.3.2 访存代理 | 第19-20页 |
| 2.4 故障注入子模块 | 第20页 |
| 2.5 控制器 | 第20-22页 |
| 2.5.1 控制子系统 | 第21页 |
| 2.5.2 控制子系统结构 | 第21-22页 |
| 2.5.3 魔幻指令技术 | 第22页 |
| 2.6 本章小结 | 第22-23页 |
| 第3章 硬件验证环境关键技术设计与实现 | 第23-42页 |
| 3.1 引言 | 第23-24页 |
| 3.2 Verilog仿真器 | 第24页 |
| 3.3 Verilog PLI 技术研究 | 第24-30页 |
| 3.3.1 Verilog HDP语言简介 | 第24-25页 |
| 3.3.2 Verilog编程语言接口PLI | 第25-30页 |
| 3.4 故障注入工具VPFIT_v2 技术研究与设计 | 第30-32页 |
| 3.4.1 VPFIT_v2 概述与组成 | 第30-31页 |
| 3.4.2 VPFIT_v2 总体框架 | 第31-32页 |
| 3.5 VPFIT_v2 关键模块详细设计 | 第32-38页 |
| 3.5.1 用户配置模块 | 第32-33页 |
| 3.5.2 故障模型简介 | 第33-34页 |
| 3.5.3 故障模型设计与实现 | 第34-38页 |
| 3.5.4 控制器的设计与实现 | 第38页 |
| 3.6 设计难点及解决方案 | 第38-40页 |
| 3.6.1 寄存器故障注入实现 | 第38-39页 |
| 3.6.2 故障对比注入 | 第39页 |
| 3.6.3 故障模型实现问题 | 第39-40页 |
| 3.7 数据统计与分析器设计与实现 | 第40-41页 |
| 3.8 硬件验证环境的运行流程 | 第41页 |
| 3.9 本章小结 | 第41-42页 |
| 第4章 指令集模拟器关键技术研究与设计 | 第42-54页 |
| 4.1 指令集模拟器 | 第42-43页 |
| 4.2 模块接口 | 第43-45页 |
| 4.2.1 处理器接口 | 第43-45页 |
| 4.2.2 设备接口 | 第45页 |
| 4.3 处理器模拟实现 | 第45-47页 |
| 4.3.1 处理器的各个功能单元 | 第45-46页 |
| 4.3.2 各个部分的实现 | 第46页 |
| 4.3.3 流水线分析 | 第46-47页 |
| 4.4 硬件验证环境 | 第47-50页 |
| 4.4.1 被测处理器模块 | 第48-50页 |
| 4.4.2 Verilog测试平台 | 第50页 |
| 4.5 故障注入实验 | 第50-52页 |
| 4.5.1 实验控制流 | 第51页 |
| 4.5.2 症状分布 | 第51-52页 |
| 4.6 本章小结 | 第52-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-60页 |
| 致谢 | 第60页 |