首页--工业技术论文--无线电电子学、电信技术论文--通信论文--通信理论论文

突发错误信道中的Rateless编码连续相位调制系统研究

摘要第5-7页
ABSTRACT第7-8页
符号对照表第13-15页
缩略语对照表第15-18页
第一章 绪论第18-24页
    1.1 现代无线通信需求第18-19页
    1.2 国内外研究现状第19-23页
        1.2.1 突发错误信道中的编码研究现状第19-20页
        1.2.2 Rateless码研究现状第20-22页
        1.2.3 CPM研究现状第22-23页
    1.3 本文的主要研究工作和行文安排第23-24页
第二章 突发错误信道中Rateless编码CPM系统第24-46页
    2.1 系统模型第24-25页
    2.2 突发错误信道模型第25-28页
    2.3 Rateless码的构造和编译码原理第28-37页
        2.3.1 多元速率兼容LDPC码的构造和编码第28-32页
        2.3.2 多元Kite码的构造和编码第32-33页
        2.3.3 Rateless码的译码算法第33-37页
    2.4 CPM调制解调原理第37-44页
        2.4.1 CPM定义第37-40页
        2.4.2 CPM调制器分解模型第40-42页
        2.4.3 CPM的非相干解调算法第42-44页
    2.5 本章小结第44-46页
第三章 二元和多元LDPC码抗突发性能研究第46-62页
    3.1 二元和多元LDPC码在AWGN信道的性能第46-47页
    3.2 二元和多元LDPC码在突发错误信道的性能第47-58页
        3.2.1 二元和多元LDPC码在Gilbert信道模型下的性能第47-50页
        3.2.2 二元和多元LDPC码在单突发删除信道的性能第50-52页
        3.2.3 二元和多元LDPC码在突发衰落信道的性能第52-56页
        3.2.4 二元和多元LDPC码在突发噪声信道的性能比较第56-57页
        3.2.5 二元和多元LDPC码在AWGN突发删除信道的性能第57-58页
    3.3 突发错误检测第58-61页
    3.4 本章小结第61-62页
第四章 突发错误信道中Rateless编码CPM系统的性能研究第62-86页
    4.1 突发错误信道中速率兼容LDPC编码CPM系统研究第62-75页
        4.1.1 二元速率兼容LDPC编码CPM系统抗突发性能研究第62-67页
        4.1.2 多元速率兼容LDPC码的构造第67-69页
        4.1.3 多元速率兼容LDPC编码CPM的抗突发性能第69-75页
    4.2 突发错误信道中多元Kite编码CPM系统研究第75-85页
        4.2.1 多元Kite码的构造第75-79页
        4.2.2 突发错误信道中Kite编码CPM系统研究第79-85页
    4.3 本章小结第85-86页
第五章 结论第86-88页
参考文献第88-94页
致谢第94-96页
作者简介第96-97页

论文共97页,点击 下载论文
上一篇:节能与降低数据中心网络业务量的虚拟机放置策略研究
下一篇:MPEG-2传输流封装方法设计与实现