摘要 | 第5-6页 |
Abstract | 第6页 |
第1章 绪论 | 第14-18页 |
1.1 高速模数转换器研究背景及意义 | 第14页 |
1.2 折叠插值模数转换器国内外研究现状 | 第14-15页 |
1.3 折叠插值模数转换器测试验证平台国内外研究现状 | 第15-16页 |
1.4 本文主要研究内容与设计指标 | 第16-18页 |
第2章 模数转换器概述 | 第18-28页 |
2.1 模数转换器的原理 | 第18-19页 |
2.2 模数转换器性能参数 | 第19-22页 |
2.2.1 基本参数 | 第19-20页 |
2.2.2 静态参数 | 第20-21页 |
2.2.3 动态参数 | 第21-22页 |
2.3 高速模数转换器的常见结构 | 第22-26页 |
2.3.1 全并行结构模数转器(Flash ADC) | 第23页 |
2.3.2 两步式模数转换器(Two-Step ADC) | 第23-24页 |
2.3.3 流水线结构模数转化器(Pipeline ADC) | 第24-25页 |
2.3.4 折叠插值模数转换器(F&I,Folding and Inerpolating ADC) | 第25-26页 |
2.3.5 逐次逼近型模数转换器(SAR ADC) | 第26页 |
2.3.6 高速模数转换器性能比较 | 第26页 |
2.4 小结 | 第26-28页 |
第3章 折叠插值模数转换器主要电路的设计与仿真 | 第28-58页 |
3.1 折叠插值模数转换器的整体结构 | 第28-31页 |
3.1.1 折叠插值模数转换器结构概述 | 第28页 |
3.1.2 折叠插值模数转换器结构参数分析 | 第28-30页 |
3.1.3 折叠插值模数转换器的具体结构 | 第30-31页 |
3.2 采样保持电路 | 第31-36页 |
3.2.1 采样保持电路非理想因素分析 | 第31-34页 |
3.2.2 采样保持电路设计 | 第34-36页 |
3.2.3 采样保持电路仿真结果 | 第36页 |
3.3 预放大器网络设计 | 第36-44页 |
3.3.1 预放大器电路失调分析以及电路仿真 | 第36-39页 |
3.3.2 电阻均值技术 | 第39-40页 |
3.3.3 边界电路的设计 | 第40-43页 |
3.3.4 预放大器网络的设计 | 第43-44页 |
3.4 折叠插值电路设计 | 第44-47页 |
3.4.1 折叠电路 | 第44-45页 |
3.4.2 插值电路 | 第45-47页 |
3.5 级间采样保持电路 | 第47页 |
3.6 比较器设计 | 第47-50页 |
3.7 系统前仿真结果 | 第50-52页 |
3.8 核心单元电路版图 | 第52-54页 |
3.9 关键路径的布局布线 | 第54-55页 |
3.10 后仿真结果验证 | 第55-57页 |
3.11 小结 | 第57-58页 |
第4章 基于FPGA的高速模数转换器测试验证平台设计 | 第58-74页 |
4.1 高速模数转换器测试验证平台的硬件方案 | 第58页 |
4.2 高速折叠插值模数转换器测试板硬件设计 | 第58-63页 |
4.2.1 高速折叠插值模数转换器测试板概述 | 第58-59页 |
4.2.2 输入模块 | 第59页 |
4.2.3 电源模块 | 第59-60页 |
4.2.4 时钟模块 | 第60-61页 |
4.2.5 输出模块 | 第61-62页 |
4.2.6 高速折叠插值模数转换器测试板PCB设计要点及设计实例 | 第62-63页 |
4.3 FPGA高速数据采集模块的设计 | 第63-69页 |
4.3.1 FPGA内部电路框架 | 第63页 |
4.3.2 IO端口模块 | 第63-64页 |
4.3.3 IDDR子模块 | 第64-65页 |
4.3.4 IDelay子模块 | 第65-67页 |
4.3.5 ChipScope子模块 | 第67-69页 |
4.4 测试方案 | 第69-73页 |
4.4.1 测试条件以及测试现场 | 第69-70页 |
4.4.2 测试过程与结果 | 第70-73页 |
4.5 小结 | 第73-74页 |
第5章 总结与展望 | 第74-76页 |
5.1 论文内容总结 | 第74页 |
5.2 未来的研究方向 | 第74-76页 |
致谢 | 第76-78页 |
参考文献 | 第78-82页 |
攻读硕士学位期间发表论文 | 第82页 |