| 摘要 | 第2-3页 |
| ABSTRACT | 第3页 |
| 第一章 绪论 | 第7-10页 |
| 1.1 嵌入式网络微处理器的兴起 | 第7-8页 |
| 1.2 嵌入式网络微处理器技术发展方向 | 第8-9页 |
| 1.2.1 嵌入式网络微处理器朝向系统单芯片(SoC)发展 | 第8页 |
| 1.2.2 高速的运作时钟及机器周期 | 第8-9页 |
| 1.3 嵌入式网络微处理器的应用 | 第9页 |
| 1.4 本文主要研究的工作与内容安排 | 第9-10页 |
| 第二章 嵌入式网络微处理器结构及 MAC 模块的功能 | 第10-16页 |
| 2.1 嵌入式网络微处理器结构比较 | 第10-11页 |
| 2.2 部分产品规格对比 | 第11-12页 |
| 2.3 100M 嵌入式网络微处理器体系结构 | 第12-14页 |
| 2.4 MAC 模块功能介绍 | 第14-15页 |
| 2.5 本章小结 | 第15-16页 |
| 第三章 100M 以太网的体系结构介质访问控制协议 | 第16-35页 |
| 3.1 以太网简介 | 第16-18页 |
| 3.1.1 100M 以太网体系结构 | 第17-18页 |
| 3.2 介质访问控制协议 | 第18-29页 |
| 3.2.1 发送和接收数据封包 | 第19-20页 |
| 3.2.2 介质存储管理 | 第20-24页 |
| 3.2.3 100Mb/s 以太网帧结构 | 第24-28页 |
| 3.2.4 MAC 控制帧 | 第28-29页 |
| 3.3 VLAN 帧 | 第29-30页 |
| 3.4 IP/TCP/UDP 协议中 CHECKSUM 域 | 第30-33页 |
| 3.4.1 IP header 校验和 | 第31-32页 |
| 3.4.2 UDP header 校验和 | 第32-33页 |
| 3.4.3 TCP header 校验和 | 第33页 |
| 3.4.4 ICMP header 校验和 | 第33页 |
| 3.4.5 IGMP header 校验和 | 第33页 |
| 3.5 本章小结 | 第33-35页 |
| 第四章 MAC 模块的设计 | 第35-63页 |
| 4.1 IC 设计流程 | 第35-36页 |
| 4.2 MAC 模块架构及设计 | 第36-40页 |
| 4.2.1 普通 MAC 核的结构及设计 | 第36-37页 |
| 4.2.2 根据 Spec 要求改进后的 MAC 核结构及设计 | 第37-40页 |
| 4.3 主要模块的设计 | 第40-58页 |
| 4.3.1 checksum_gen 模块设计 | 第40-41页 |
| 4.3.2 checksum_veri 模块设计 | 第41-45页 |
| 4.3.3 tx_mac 模块设计 | 第45-53页 |
| 4.3.4 rx_mac 模块设计 | 第53-57页 |
| 4.3.5 Flow_control 模块设计 | 第57-58页 |
| 4.3.6 Fifo_controller 模块设计 | 第58页 |
| 4.4 解决的主要技术难点 | 第58-62页 |
| 4.4.1 多种协议数据帧结构的识别 | 第58-59页 |
| 4.4.2 并行计算 CRC32 | 第59-61页 |
| 4.4.3 多时钟域电路的设计 | 第61-62页 |
| 4.4 本章小结 | 第62-63页 |
| 第五章 总结 | 第63-65页 |
| 5.1 研究内容与研究成果 | 第63页 |
| 5.2 技术指标 | 第63页 |
| 5.3 研究展望 | 第63-65页 |
| 参考文献 | 第65-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表的学术论文 | 第67页 |
