| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16-18页 |
| 1.2 CCSDS发展现状及应用 | 第18-19页 |
| 1.3 本文主要工作和结构 | 第19-20页 |
| 第二章 IP over CCSDS及RS编解码原理分析 | 第20-34页 |
| 2.1 IP over CCSDS的实现 | 第20-27页 |
| 2.1.1 AOS协议概述 | 第20页 |
| 2.1.2 IP数据包处理流程 | 第20-22页 |
| 2.1.3 AOS传输帧格式 | 第22-26页 |
| 2.1.4 同步和信道编码 | 第26-27页 |
| 2.2 RS编译码理论基础 | 第27-34页 |
| 2.2.1 RS编译码的几个数学概念 | 第27-29页 |
| 2.2.2 RS编码的原理 | 第29页 |
| 2.2.3 RS译码的原理 | 第29-34页 |
| 第三章 IP over CCSDS适配器总体设计介绍 | 第34-44页 |
| 3.1 IP over CCSDS适配器设计需求 | 第34-35页 |
| 3.2 IP over CCSDS适配器数据处理流程 | 第35-36页 |
| 3.3 IP over CCSDS适配器模块功能介绍 | 第36-44页 |
| 3.2.1 10G以太网接 | 第36页 |
| 3.2.2 查找表 | 第36-37页 |
| 3.2.3 IP业务封装与解封装 | 第37-38页 |
| 3.2.4 队列管理 | 第38-40页 |
| 3.2.5 RS编译码 | 第40页 |
| 3.2.6 广域网同步光纤接 | 第40-41页 |
| 3.2.7 AXIS总线 | 第41-44页 |
| 第四章 基于FPGA的RS编译码模块的设计 | 第44-62页 |
| 4.1 RS(255，223)码的各项参数 | 第44-46页 |
| 4.2 交织解交织的设计 | 第46-47页 |
| 4.2.1 交织 | 第46-47页 |
| 4.2.2 解交织 | 第47页 |
| 4.3 RS编码模块的设计 | 第47-51页 |
| 4.3.1 编码模块处理流程 | 第47-48页 |
| 4.3.2 单路RS编码器 | 第48-50页 |
| 4.3.3 RS编码模块 | 第50-51页 |
| 4.4 RS译码模块的设计 | 第51-57页 |
| 4.4.1 译码模块处理流程 | 第51-52页 |
| 4.4.2 单路RS译码器 | 第52-55页 |
| 4.4.3 RS译码模块 | 第55-57页 |
| 4.5 模块间数据传输 | 第57-62页 |
| 4.5.1 模块间数据传输分析 | 第57-58页 |
| 4.5.2 32位到64位数据转换的实现 | 第58-59页 |
| 4.5.3 64位到32位数据转换的实现 | 第59-62页 |
| 第五章 测试结果与分析 | 第62-78页 |
| 5.1 测试工具和方法 | 第62-67页 |
| 5.1.1 测试依据 | 第62页 |
| 5.1.2 测试环境 | 第62-64页 |
| 5.1.3 加错模块 | 第64-66页 |
| 5.1.4 RS编译码测试方法 | 第66-67页 |
| 5.2 系统功能测试 | 第67-75页 |
| 5.2.1 查表测试 | 第67-69页 |
| 5.2.2 MAC地址自学习测试 | 第69-71页 |
| 5.2.3 优先级测试 | 第71-73页 |
| 5.2.4 RS编译码测试 | 第73-75页 |
| 5.3 系统性能测试 | 第75-78页 |
| 第六章 结论和展望 | 第78-80页 |
| 6.1 研究结论 | 第78页 |
| 6.2 研究展望 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84-85页 |
