基于TMS320C6416的雷达信号处理硬件系统设计
| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·课题背景 | 第7-8页 |
| ·国内外研究现状 | 第8-10页 |
| ·本课题所要研究的内容 | 第10-12页 |
| 2 雷达信号处理功能分析与电路设计 | 第12-41页 |
| ·系统技术指标 | 第12页 |
| ·系统运算量及存储量分析 | 第12-13页 |
| ·硬件的整体设计及各模块功能 | 第13-15页 |
| ·系统设计流程及软件介绍 | 第15-17页 |
| ·直流供电硬件设计 | 第17-19页 |
| ·雷达信号接收模块的设计 | 第19-22页 |
| ·复位电路 | 第22-23页 |
| ·FPGA 模块设计 | 第23-27页 |
| ·EP2C35F484 芯片介绍 | 第23-24页 |
| ·FPGA 电路设计 | 第24-27页 |
| ·DSP 模块设计 | 第27-35页 |
| ·TMS320C6416 芯片介绍 | 第27-28页 |
| ·DSP 电路设计 | 第28-35页 |
| ·RS232 串口电路设计 | 第35-37页 |
| ·数模转换电路设计 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 3 雷达信号处理板高速 PCB 设计 | 第41-53页 |
| ·雷达信号处理板信号速度分析 | 第41-42页 |
| ·高速PCB 的基本概念 | 第42-44页 |
| ·高速电路的定义 | 第42页 |
| ·高速信号的确定 | 第42-43页 |
| ·传输线及传输线效应 | 第43-44页 |
| ·雷达信号处理电路板的叠层 | 第44-45页 |
| ·高速PCB 元器件布局 | 第45-48页 |
| ·高速PCB 元器件布局原则 | 第45-46页 |
| ·雷达信号处理板卡布局 | 第46-48页 |
| ·高速PCB 布线及平面划分 | 第48-52页 |
| ·高速PCB 布线基本原则 | 第49-50页 |
| ·电源层及地层设计 | 第50-51页 |
| ·电源分割 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 4 雷达信号处理板卡调试 | 第53-58页 |
| ·系统电源测试 | 第54页 |
| ·SDRAM 测试 | 第54-56页 |
| ·FPGA 硬件系统调试 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 5 基于 FPGA 的中频雷达信号检波 | 第58-64页 |
| ·数字正交检波的基本理论 | 第58-60页 |
| ·基于FPGA 的数字正交检波实现及测试 | 第60-63页 |
| ·数字正交检波的FPGA 实现 | 第60-62页 |
| ·数字正交检波的测试分析 | 第62-63页 |
| ·本章小节 | 第63-64页 |
| 6 结论与展望 | 第64-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69页 |
| A. 作者在攻读学位期间发表的论文目录（含投稿） | 第69页 |
| B. 作者在攻读学位期间发表的专利目录 | 第69页 |
