| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第15-23页 |
| 1.1 研究目的和意义 | 第15-17页 |
| 1.2 研究内容 | 第17-18页 |
| 1.3 评价方法 | 第18-20页 |
| 1.4 论文结构 | 第20-23页 |
| 第2章 国内外研究现状及发展趋势 | 第23-39页 |
| 2.1 引言 | 第23-24页 |
| 2.2 应用层协议识别相关研究 | 第24-36页 |
| 2.2.1 基于端口号的识别方法 | 第24-25页 |
| 2.2.2 基于字符串特征的识别方法 | 第25-33页 |
| 2.2.3 基于主机行为的识别方法 | 第33-34页 |
| 2.2.4 基于机器学习的识别方法 | 第34-35页 |
| 2.2.5 网络流管理方法 | 第35-36页 |
| 2.3 应用层协议识别技术发展趋势 | 第36-39页 |
| 第3章 一个基于FPGA的应用层协议识别框架 | 第39-57页 |
| 3.1 引言 | 第39-40页 |
| 3.2 基于FPGA的协议识别架构 | 第40-41页 |
| 3.3 高速流管理设计 | 第41-45页 |
| 3.3.1 流表检索与更新 | 第41-43页 |
| 3.3.2 流信息有效性计算 | 第43-45页 |
| 3.4 流识别引擎阵列 | 第45-50页 |
| 3.4.1 简单字符串特征识别方法 | 第46-47页 |
| 3.4.2 协议识别单元 | 第47-49页 |
| 3.4.3 动态可重构 | 第49-50页 |
| 3.5 评估 | 第50-54页 |
| 3.5.1 性能指标 | 第50-51页 |
| 3.5.2 芯片硬件资源使用率和处理能力 | 第51-52页 |
| 3.5.3 包处理延迟 | 第52页 |
| 3.5.4 识别率和识别准确率 | 第52-54页 |
| 3.6 本章小结 | 第54-57页 |
| 第4章 基于FPGA的应用层协议识别引擎生成方法 | 第57-77页 |
| 4.1 引言 | 第57-60页 |
| 4.2 匹配引擎生成架构 | 第60-66页 |
| 4.2.1 正则解析器 | 第61-62页 |
| 4.2.2 多字符输入状态机转换算法 | 第62-65页 |
| 4.2.3 匹配引擎生成器 | 第65-66页 |
| 4.3 评估 | 第66-74页 |
| 4.3.1 实验设置 | 第67-68页 |
| 4.3.2 状态机转换效率 | 第68-70页 |
| 4.3.3 硬件资源使用率 | 第70-71页 |
| 4.3.4 处理能力 | 第71-74页 |
| 4.3.5 包处理延迟 | 第74页 |
| 4.4 本章小结 | 第74-77页 |
| 第5章 一种面向 100GBPS网络的应用层协议识别加速方法 | 第77-97页 |
| 5.1 引言 | 第77-78页 |
| 5.2 L7-filter规则集分析 | 第78-82页 |
| 5.2.1 特征起始位置 | 第78-79页 |
| 5.2.2 重复元字符 | 第79-81页 |
| 5.2.3 集合元字符 | 第81-82页 |
| 5.3 基于Link-NFA的硬件加速方法 | 第82-90页 |
| 5.3.1 Link-NFA | 第82-85页 |
| 5.3.2 Link-NFA构造方法 | 第85-88页 |
| 5.3.3 基于Bitmap的优化方法 | 第88-89页 |
| 5.3.4 基于Link-NFA的协议识别引擎架构 | 第89-90页 |
| 5.4 评估 | 第90-94页 |
| 5.4.1 跳转数量 | 第90-91页 |
| 5.4.2 硬件资源使用率 | 第91-92页 |
| 5.4.3 处理能力 | 第92-94页 |
| 5.4.4 处理延迟 | 第94页 |
| 5.5 本章小结 | 第94-97页 |
| 第6章 结论与展望 | 第97-99页 |
| 6.1 全文工作总结 | 第97-98页 |
| 6.2 未来工作展望 | 第98-99页 |
| 参考文献 | 第99-115页 |
| 攻读学位期间发表论文与研究成果清单 | 第115-117页 |
| 攻读博士学位期间参加的科研项目 | 第117-119页 |
| 致谢 | 第119-121页 |
| 作者简介 | 第121页 |