| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 1 绪论 | 第10-20页 |
| 1.1 课题的背景和意义 | 第10-11页 |
| 1.2 相关研究概况 | 第11-18页 |
| 1.2.1 数码印花机的发展与现状 | 第11-12页 |
| 1.2.2 多核处理器概述 | 第12-14页 |
| 1.2.3 PCI-E技术概述 | 第14-16页 |
| 1.2.4 FPGA技术概述 | 第16-18页 |
| 1.3 课题研究内容 | 第18-20页 |
| 1.3.1 论文的主要工作 | 第18-19页 |
| 1.3.2 论文的章节结构 | 第19-20页 |
| 2 系统硬件总体架构 | 第20-30页 |
| 2.1 系统原理与需求分析 | 第20-24页 |
| 2.1.1 系统原理简述 | 第20-22页 |
| 2.1.2 系统需求分析 | 第22-24页 |
| 2.2 系统硬件整体方案 | 第24-29页 |
| 2.2.1 可行性方案对比 | 第24-26页 |
| 2.2.2 Tilera多核处理器GX8016介绍 | 第26-27页 |
| 2.2.3 Arria Ⅱ简介 | 第27-28页 |
| 2.2.4 系统总体架构 | 第28-29页 |
| 2.3 本章小结 | 第29-30页 |
| 3 系统硬件详细设计 | 第30-62页 |
| 3.1 处理器模块 | 第30-45页 |
| 3.1.1 千兆以太网接口 | 第31-34页 |
| 3.1.2 DDR3接口 | 第34-38页 |
| 3.1.3 PCI-E接口 | 第38-40页 |
| 3.1.4 SPI Flash接口 | 第40-41页 |
| 3.1.5 USB 2.0接口 | 第41-42页 |
| 3.1.6 UART端口 | 第42-43页 |
| 3.1.7 I~2C总线 | 第43-44页 |
| 3.1.8 JTAG与其他外围接口 | 第44-45页 |
| 3.2 FPGA模块设计 | 第45-55页 |
| 3.2.1 PCI-E链路FPGA设计 | 第46-50页 |
| 3.2.2 DDR2控制器FPGA设计 | 第50-53页 |
| 3.2.3 I~2C通讯接口FPGA设计 | 第53-55页 |
| 3.3 时钟与电源模块 | 第55-61页 |
| 3.3.1 时钟模块 | 第55-56页 |
| 3.3.2 电源模块 | 第56-61页 |
| 3.4 本章小结 | 第61-62页 |
| 4 系统PCB设计 | 第62-74页 |
| 4.1 信号完整性分析 | 第62-63页 |
| 4.2 PCB布局 | 第63-65页 |
| 4.3 PCB布线 | 第65-72页 |
| 4.3.1 PCB层叠 | 第65-66页 |
| 4.3.2 PCB布线规则 | 第66-67页 |
| 4.3.3 DDR SDRAM布线设计 | 第67-70页 |
| 4.3.4 DDR3信号仿真 | 第70-72页 |
| 4.4 系统PCB设计结果 | 第72-73页 |
| 4.5 本章小结 | 第73-74页 |
| 5 系统测试 | 第74-86页 |
| 5.1 硬件调试 | 第74-76页 |
| 5.2 模块测试 | 第76-79页 |
| 5.2.1 处理器模块测试 | 第76-77页 |
| 5.2.2 FPGA模块测试 | 第77-78页 |
| 5.2.3 电源模块测试 | 第78-79页 |
| 5.3 关键信号测试 | 第79-81页 |
| 5.4 系统性能测试 | 第81-83页 |
| 5.4.1 数据转置性能测试 | 第81-82页 |
| 5.4.2 喷印速度测试 | 第82-83页 |
| 5.5 样机测试 | 第83-85页 |
| 5.6 本章小结 | 第85-86页 |
| 6 总结与展望 | 第86-88页 |
| 6.1 总结 | 第86-87页 |
| 6.2 展望 | 第87-88页 |
| 参考文献 | 第88-92页 |
| 作者简历 | 第92页 |