| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 可重构密码处理 | 第10-15页 |
| 1.2.1 可重构计算系统 | 第10-12页 |
| 1.2.2 可重构密码处理研究现状 | 第12-14页 |
| 1.2.3 可重构密码处理研究意义 | 第14-15页 |
| 1.3 论文研究目标及主要工作 | 第15-16页 |
| 1.4 论文组织结构 | 第16-17页 |
| 第二章 AES、DES和SHA-3算法介绍及分析 | 第17-31页 |
| 2.1 AES、DES和SHA-3算法介绍 | 第17-26页 |
| 2.1.1 AES算法 | 第17-20页 |
| 2.1.2 DES算法 | 第20-22页 |
| 2.1.3 SHA-3算法 | 第22-26页 |
| 2.2 AES、DES和SHA-3算法基本操作分析 | 第26-29页 |
| 2.2.1 S盒运算操作 | 第27页 |
| 2.2.2 逻辑运算操作 | 第27-29页 |
| 2.2.3 移位运算操作 | 第29页 |
| 2.2.4 置换运算操作 | 第29页 |
| 2.3 本章小结 | 第29-31页 |
| 第三章 可重构密码处理结构及基本运算单元设计 | 第31-45页 |
| 3.1 可重构密码处理结构设计 | 第31-37页 |
| 3.1.1 可重构密码处理结构RCPA设计 | 第31-32页 |
| 3.1.2 输入输出缓冲单元IOBU | 第32-33页 |
| 3.1.3 可重构处理单元PE | 第33-35页 |
| 3.1.4 控制配置单元CCU | 第35页 |
| 3.1.5 互联单元ICU | 第35-37页 |
| 3.1.6 存储单元MU | 第37页 |
| 3.2 可重构基本运算单元设计 | 第37-43页 |
| 3.2.1 S盒替换单元SRU | 第37-39页 |
| 3.2.2 移位运算单元SPU | 第39-41页 |
| 3.2.3 逻辑运算单元LPU | 第41-43页 |
| 3.3 本章小结 | 第43-45页 |
| 第四章 可重构密码处理结构算法映射与验证评估 | 第45-59页 |
| 4.1 可重构密码处理结构密码算法映射 | 第45-48页 |
| 4.1.1 DES密码算法映射 | 第45-46页 |
| 4.1.2 AES密码算法映射 | 第46-47页 |
| 4.1.3 SHA-3密码算法映射 | 第47-48页 |
| 4.2 可重构密码处理结构性能与开销评估 | 第48-52页 |
| 4.2.1 ASIC综合结果 | 第49页 |
| 4.2.2 算法性能分析 | 第49-50页 |
| 4.2.3 算法性能对比 | 第50-52页 |
| 4.3 可重构密码处理结构的仿真验证 | 第52-57页 |
| 4.3.1 功能仿真验证 | 第52-55页 |
| 4.3.2 FPGA板级验证 | 第55-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 总结 | 第59-60页 |
| 5.2 展望 | 第60-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 作者简介 | 第67页 |