| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 移动通信发展 | 第14-15页 |
| 1.2 信道编码理论发展 | 第15-17页 |
| 1.3 极化编码理论研究现状 | 第17-18页 |
| 1.4 论文组织安排 | 第18-20页 |
| 第二章 信道极化及可靠性估计 | 第20-35页 |
| 2.1 信道极化原理 | 第20-26页 |
| 2.1.1 信道合成 | 第21-23页 |
| 2.1.2 信道分裂 | 第23-24页 |
| 2.1.3 极化现象分析 | 第24-26页 |
| 2.2 极化信道可靠性估计 | 第26-34页 |
| 2.2.1 巴氏参数计算 | 第27-28页 |
| 2.2.2 密度进化理论 | 第28-31页 |
| 2.2.3 高斯近似理论 | 第31-33页 |
| 2.2.4 不同估计构造下性能分析 | 第33-34页 |
| 2.3 本章小结 | 第34-35页 |
| 第三章 极化码的编译码算法研究 | 第35-57页 |
| 3.1 极化码的编码算法 | 第35-40页 |
| 3.1.1 非系统编码算法 | 第35-36页 |
| 3.1.2 系统编码算法 | 第36-37页 |
| 3.1.3 编码算法性能分析与比较 | 第37-40页 |
| 3.2 极化码的译码算法 | 第40-54页 |
| 3.2.1 置信度传播（BP）译码算法 | 第40-42页 |
| 3.2.2 串行抵消（SC）译码算法 | 第42-46页 |
| 3.2.3 串行抵消列表(SCL)译码算法 | 第46-49页 |
| 3.2.4 CRC辅助的串行抵消列表(CA-SCL)译码算法 | 第49-53页 |
| 3.2.5 译码算法复杂度分析与性能比较 | 第53-54页 |
| 3.3 高阶调制下极化码构造与性能分析 | 第54-56页 |
| 3.3.1 高阶调制下极化码构造 | 第54-55页 |
| 3.3.2 性能仿真和分析 | 第55-56页 |
| 3.4 本章小结 | 第56-57页 |
| 第四章 极化码的编译码器的硬件设计与实现 | 第57-82页 |
| 4.1 FPGA简介 | 第57-58页 |
| 4.2 极化码的编码器的设计与实现 | 第58-62页 |
| 4.2.1 CRC生成模块 | 第59-60页 |
| 4.2.2 基32极化码编码器模块 | 第60-61页 |
| 4.2.3 仿真及实现性能分析 | 第61-62页 |
| 4.3 CA-SCL译码器的硬件架构实现 | 第62-78页 |
| 4.3.1 定点设计 | 第64-65页 |
| 4.3.2 CONTROL模块 | 第65-66页 |
| 4.3.3 PE_GROUP模块 | 第66-69页 |
| 4.3.4 PM_CAL模块 | 第69-71页 |
| 4.3.5 HPPSN模块 | 第71-73页 |
| 4.3.6 POINTER_MEMOERY模块 | 第73-75页 |
| 4.3.7 PATH_RENEW模块 | 第75-76页 |
| 4.3.8 仿真及实现性能分析 | 第76-78页 |
| 4.4 系统级测试验证 | 第78-81页 |
| 4.4.1 测试平台搭建 | 第78-79页 |
| 4.4.2 上位机GUI设计 | 第79-81页 |
| 4.4.3 系统级测试结果 | 第81页 |
| 4.5 本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 5.1 总结 | 第82页 |
| 5.2 展望 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第88-89页 |