基于嵌入式加固GPGPU仿真平台的雷达信号实时处理系统设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 实时雷达信号处理技术发展 | 第11-12页 |
| 1.2.2 GPGPU技术发展与应用 | 第12-13页 |
| 1.2.3 AMD GPU架构 | 第13-15页 |
| 1.3 本文主要研究内容 | 第15-18页 |
| 第二章 终端数据处理平台系统架构 | 第18-38页 |
| 2.1 系统架构 | 第18-24页 |
| 2.1.1 平台概述 | 第18-19页 |
| 2.1.2 参数配置 | 第19-23页 |
| 2.1.3 架构选取 | 第23-24页 |
| 2.2 硬件架构 | 第24-26页 |
| 2.2.1 CPU处理板 | 第24-25页 |
| 2.2.2 双GPU嵌入式显卡板 | 第25页 |
| 2.2.3 FPGA数据接口板 | 第25-26页 |
| 2.3 软件架构 | 第26-35页 |
| 2.3.1 CPU与GPU异构并行模型 | 第26-28页 |
| 2.3.2 软件框架 | 第28-30页 |
| 2.3.3 编程方法 | 第30-32页 |
| 2.3.4 AMD函数库调用 | 第32-35页 |
| 2.4 本章小结 | 第35-38页 |
| 第三章 雷达实时信号处理流程分析与整体设计 | 第38-56页 |
| 3.1 需求分析 | 第38-41页 |
| 3.1.1 场景及指标 | 第38-39页 |
| 3.1.2 应用分析 | 第39-40页 |
| 3.1.3 流程设计 | 第40-41页 |
| 3.2 数据源及流向设计 | 第41-44页 |
| 3.2.1 信号状态分析 | 第41-42页 |
| 3.2.2 数据格式设计 | 第42-43页 |
| 3.2.3 系统带宽及流向设计 | 第43-44页 |
| 3.3 信号处理模型分块设计与实现 | 第44-55页 |
| 3.3.1 脉冲压缩过程 | 第44-47页 |
| 3.3.2 目标显示过程 | 第47-50页 |
| 3.3.3 恒虚警处理过程 | 第50-54页 |
| 3.3.4 目标识别过程 | 第54-55页 |
| 3.4 本章小结 | 第55-56页 |
| 第四章 基于异构并行处理模型的系统设计与实现 | 第56-70页 |
| 4.1 异构并行系统整体设计与实现 | 第56-61页 |
| 4.1.1 异构并行模型设计 | 第56-58页 |
| 4.1.2 系统整体架构实现 | 第58-61页 |
| 4.2 重点算法设计与实现 | 第61-65页 |
| 4.2.1 整体算法设计 | 第61-62页 |
| 4.2.2 算法模块实现 | 第62-65页 |
| 4.3 系统优化设计与实现 | 第65-69页 |
| 4.3.1 性能分析与优化设计 | 第65-66页 |
| 4.3.2 优化过程具体实现 | 第66-69页 |
| 4.4 本章小结 | 第69-70页 |
| 第五章 系统实际应用及分析 | 第70-80页 |
| 5.1 运行环境部署 | 第70-72页 |
| 5.1.1 系统环境 | 第70页 |
| 5.1.2 OpenCL环境搭建 | 第70-72页 |
| 5.2 系统测试 | 第72-76页 |
| 5.2.1 功能测试 | 第72-74页 |
| 5.2.2 系统性能测试 | 第74-75页 |
| 5.2.3 优化后性能对比 | 第75-76页 |
| 5.3 运行效果分析 | 第76-78页 |
| 5.3.1 运行实况 | 第76-77页 |
| 5.3.2 效果分析 | 第77-78页 |
| 5.4 小结 | 第78-80页 |
| 第六章 结论与展望 | 第80-84页 |
| 6.1 本文主要工作 | 第80-81页 |
| 6.2 下一步工作展望 | 第81-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 个人简历、在学期间发表的论文与研究成果 | 第88页 |
