| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 引言 | 第10-11页 |
| 1 绪论 | 第11-17页 |
| ·选题的意义与背景 | 第11-12页 |
| ·国内外研究现状 | 第12-16页 |
| ·LDPC码译码算法 | 第13-14页 |
| ·LDPC码译码器 | 第14-16页 |
| ·内容安排 | 第16-17页 |
| 2 LDPC码及其译码算法 | 第17-35页 |
| ·LDPC码的描述 | 第17-19页 |
| ·LDPC码的矩阵描述 | 第17-18页 |
| ·LDPC码的Tanner图描述 | 第18-19页 |
| ·BF硬判决译码算法 | 第19-21页 |
| ·软判决译码算法 | 第21-31页 |
| ·相关符号的含义及定理 | 第21-24页 |
| ·概率域BP算法 | 第24-26页 |
| ·对数域BP算法 | 第26-28页 |
| ·MS算法 | 第28-29页 |
| ·NMS算法 | 第29-30页 |
| ·译码复杂度及译码性能比较 | 第30-31页 |
| ·分层译码 | 第31-34页 |
| ·本章小结 | 第34-35页 |
| 3 QC-LDPC码高速译码器的设计 | 第35-54页 |
| ·QC-LDPC码 | 第35-36页 |
| ·LDPC码译码器的常用结构 | 第36-38页 |
| ·串行结构 | 第36页 |
| ·全并行结构 | 第36-37页 |
| ·部分并行结构 | 第37-38页 |
| ·迭代次数及量化位宽分析 | 第38-41页 |
| ·迭代次数分析 | 第39-40页 |
| ·量化位宽分析 | 第40-41页 |
| ·QC-LDPC码高速译码器的硬件架构 | 第41-53页 |
| ·控制模块 | 第42-43页 |
| ·运算模块 | 第43-44页 |
| ·数据存储模块 | 第44-45页 |
| ·数据交换模块 | 第45-50页 |
| ·检测模块 | 第50-51页 |
| ·性能分析及比较 | 第51-52页 |
| ·可重构分析 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 4 多码率QC-LDPC码译码器的设计 | 第54-66页 |
| ·IEEE 802.16e中的QC-LDPC码 | 第54-56页 |
| ·译码算法 | 第56-58页 |
| ·多码率QC-LDPC码译码器的硬件架构 | 第58-65页 |
| ·控制模块 | 第59-61页 |
| ·校验节点运算模块 | 第61-62页 |
| ·变量节点运算模块 | 第62-63页 |
| ·数据存储模块 | 第63-64页 |
| ·性能分析及比较 | 第64页 |
| ·可重构分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 5 基于LDPC码MS算法的Turbo码译码器的设计 | 第66-80页 |
| ·Turbo码的校验矩阵 | 第66-70页 |
| ·译码算法 | 第70-72页 |
| ·Turbo码译码器的硬件架构 | 第72-79页 |
| ·控制模块 | 第73-75页 |
| ·校验节点运算模块 | 第75-76页 |
| ·变量节点运算模块 | 第76-77页 |
| ·数据存储模块 | 第77-78页 |
| ·性能分析及比较 | 第78-79页 |
| ·可重构分析 | 第79页 |
| ·本章小结 | 第79-80页 |
| 6 总结与展望 | 第80-82页 |
| ·研究工作总结 | 第80页 |
| ·研究工作展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 在学研究成果 | 第86-87页 |
| 致谢 | 第87页 |