| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-19页 |
| ·课题研究的背景与意义 | 第15页 |
| ·国内外研究现状 | 第15-16页 |
| ·国外研究现状 | 第15-16页 |
| ·国内研究现状 | 第16页 |
| ·本文研究的主要内容 | 第16-19页 |
| 第二章 IEEE1394节点与SAE AS5643协议分析 | 第19-25页 |
| ·节点和模块的结构 | 第19-20页 |
| ·SAE AS5643协议 | 第20-23页 |
| ·通信的确定性 | 第20-21页 |
| ·通信的可靠性 | 第21页 |
| ·数据总线结构及操作 | 第21页 |
| ·基本网络结构 | 第21-22页 |
| ·带有闭环的网络结构 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 1394总线系统结构设计 | 第25-31页 |
| ·总线控制节点 | 第25页 |
| ·主要功能描述 | 第25页 |
| ·逻辑结构设计 | 第25-27页 |
| ·体系结构 | 第27-29页 |
| ·本章小结 | 第29-31页 |
| 第四章 1394总线控制节点逻辑设计 | 第31-61页 |
| ·接.信号描述和地址空间分配 | 第31-41页 |
| ·PCI主机从接 | 第34-36页 |
| ·链路层芯片接 | 第36-38页 |
| ·外部FLASH接 | 第38-39页 |
| ·外部DPRAM接.时序 | 第39-40页 |
| ·地址空间分配及可访问资源定义 | 第40-41页 |
| ·节点详细功能描述 | 第41-49页 |
| ·初始化流程 | 第41-42页 |
| ·工作状态 | 第42-43页 |
| ·STOF包发送 | 第43-44页 |
| ·异步流包发送 | 第44-47页 |
| ·异步流接收 | 第47-49页 |
| ·节点内部模块设计 | 第49-59页 |
| ·时钟复位模块 | 第49-50页 |
| ·主机接.模块 | 第50页 |
| ·配置表自加载模块 | 第50-52页 |
| ·AS5643协议处理模块 | 第52-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 仿真验证 | 第61-89页 |
| ·SYSTEM VERILOG | 第61-63页 |
| ·UVM环境 | 第63-67页 |
| ·UVM验证平台架构 | 第63-64页 |
| ·UVM基础 | 第64-67页 |
| ·基于UVM的仿真验证 | 第67-87页 |
| ·CC DUV(Design Under Verification) | 第67-68页 |
| ·CC验证计划及UVM验证环境设计 | 第68-69页 |
| ·PCI UVC设计 | 第69-73页 |
| ·LLC UVC设计 | 第73-74页 |
| ·CC节点UVC与记分板 | 第74-75页 |
| ·CC验证环境整合 | 第75-77页 |
| ·脚本文件 | 第77-78页 |
| ·测试用例与仿真结果分析 | 第78-85页 |
| ·覆盖率报告分析 | 第85-87页 |
| ·本章小结 | 第87-89页 |
| 第六章 结论与展望 | 第89-91页 |
| ·研究结论 | 第89-90页 |
| ·研究展望 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-95页 |
| 作者简介 | 第95-96页 |