某连续波雷达中的高速数据传输系统设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-14页 |
| 第1章 绪论 | 第14-22页 |
| ·研究背景及意义 | 第14-15页 |
| ·国内外研究现状及发展趋势 | 第15页 |
| ·传输技术调研与选择 | 第15-20页 |
| ·串行RapidI/O | 第15-16页 |
| ·InfiniBand | 第16-17页 |
| ·Ethernet | 第17页 |
| ·PCI Express | 第17页 |
| ·Aurora | 第17-18页 |
| ·传输方案确定 | 第18-20页 |
| ·论文结构及其章节安排 | 第20-22页 |
| 第2章 连续波雷达数据传输需求分析及关键技术研究 | 第22-31页 |
| ·连续波雷达数据传输需求分析 | 第22-24页 |
| ·帧格式 | 第24-25页 |
| ·数据完整性 | 第25-27页 |
| ·数据量错误 | 第25-26页 |
| ·数据错误 | 第26-27页 |
| ·同步设计 | 第27-30页 |
| ·同步设计概述 | 第27页 |
| ·同步复位和异步复位 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 基于FPGA的数据传输系统总体设计 | 第31-44页 |
| ·系统总体架构设计 | 第31-33页 |
| ·系统设计指标 | 第31页 |
| ·传输系统总体设计 | 第31-33页 |
| ·光纤Aurora协议 | 第33-34页 |
| ·DDR3 SDRAM内存介绍 | 第34-37页 |
| ·DDR3概述 | 第34-36页 |
| ·DDR3工作过程 | 第36-37页 |
| ·PCI Express协议 | 第37-43页 |
| ·总线概述 | 第37-39页 |
| ·事务层 | 第39-43页 |
| ·中断 | 第43页 |
| ·本章小结 | 第43-44页 |
| 第4章 FPGA程序设计与实现 | 第44-76页 |
| ·Aurora协议的FPGA实现 | 第44-47页 |
| ·概述 | 第44页 |
| ·接口总体程序设计 | 第44-45页 |
| ·数据处理及发送控制模块 | 第45页 |
| ·数据接收控制 | 第45-46页 |
| ·帧发送模块 | 第46-47页 |
| ·帧接收模块 | 第47页 |
| ·DDR3接口的FPGA实现 | 第47-55页 |
| ·概述 | 第47页 |
| ·接口总体设计 | 第47-48页 |
| ·DDR3用户逻辑 | 第48-51页 |
| ·数据输入缓存模块 | 第51-54页 |
| ·数据输出缓存模块 | 第54-55页 |
| ·PCI Express的FPGA实现 | 第55-69页 |
| ·概述 | 第55页 |
| ·接口总体程序设计 | 第55-56页 |
| ·TLP包生成模块 | 第56-57页 |
| ·TLP包解析模块 | 第57-64页 |
| ·参数管理模块 | 第64-67页 |
| ·中断逻辑 | 第67-69页 |
| ·系统测试及结果分析 | 第69-74页 |
| ·测试平台搭建 | 第69-70页 |
| ·PCIE带宽测试 | 第70-71页 |
| ·PCIE中断响应时间测试 | 第71-73页 |
| ·顺序数正确性测试 | 第73页 |
| ·回波数据正确性测试 | 第73-74页 |
| ·本章小结 | 第74-76页 |
| 第5章 总结与展望 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻读学位期间发表论文与研究成果清单 | 第79-80页 |
| 致谢 | 第80页 |
