电子算盘式计算器及其芯片设计
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-6页 |
| 第一章 概述 | 第6-18页 |
| 1．1 论文背景和意义 | 第6-11页 |
| 1．2 单片机实现方案 | 第11-12页 |
| 1．3 专用芯片的实现方案 | 第12-18页 |
| 1．3．1 芯片整体规划 | 第12-14页 |
| 1．3．2 工艺的选择 | 第14页 |
| 1．3．3 设计流程 | 第14-18页 |
| 第二章 数字部分电路设计 | 第18-42页 |
| 2．1 RTL和HDL | 第18-22页 |
| 2．1．1 RTL | 第18-19页 |
| 2．1．2 HDL | 第19-22页 |
| 2．2 时钟TIMER模块 | 第22页 |
| 2．3 I／0模块 | 第22-29页 |
| 2．3．1 键盘输入部分 | 第22-25页 |
| 2．3．2 LCD输出模块 | 第25-29页 |
| 2．4 ALU及算法 | 第29-34页 |
| 2．5 ROM控制器 | 第34-36页 |
| 2．6 功能验证 | 第36-42页 |
| 2．6．1 外界键盘的模拟 | 第36-40页 |
| 2．6．2 ROM的模拟 | 第40页 |
| 2．6．3 clk，reset的模拟 | 第40-42页 |
| 第三章 模拟部分电路设计 | 第42-53页 |
| 3．1 RC振荡器 | 第42-43页 |
| 3．2 RESET信号的生成 | 第43-44页 |
| 3．3 电源模块和COM信号 | 第44-48页 |
| 3．3．1 电源模块 | 第44-46页 |
| 3．3．2 COM信号 | 第46-48页 |
| 3．4 ROM的定制 | 第48-50页 |
| 3．5 版图的编辑和验证 | 第50-53页 |
| 3．5．1 版图的编辑 | 第50-51页 |
| 3．5．2 版图的验证 | 第51-53页 |
| 第四章 数模混合网表的生成 | 第53-64页 |
| 4．1 数字电路的逻辑综合 | 第53-57页 |
| 4．1．1 RTL Coding | 第54-55页 |
| 4．1．2 环境（Environment） | 第55-56页 |
| 4．1．3 限制（Constraint） | 第56页 |
| 4．1．4 综合和优化 | 第56-57页 |
| 4．2 模拟电路的ABSTRACT | 第57-62页 |
| 4．3 PAD的选取 | 第62-63页 |
| 4．4 TOP-LEVEL网表的生成 | 第63-64页 |
| 第五章 版图生成 | 第64-69页 |
| 5．1 文件准备 | 第64-66页 |
| 5．2 FLOOR PLAN | 第66-67页 |
| 5．3 PLACE & ROUTE | 第67-68页 |
| 5．3．1 PLACE | 第67页 |
| 5．3．2 ROUTE | 第67-68页 |
| 5．4 版图的验证 | 第68-69页 |
| 回顾与展望 | 第69-71页 |
| 附录 | 第71-78页 |
| 附录1 指令一览表 | 第71-72页 |
| 附录2 寄存器一览表 | 第72-73页 |
| 附录3 测试源一览表 | 第73-74页 |
| 附录4 ROM中固化的汇编程序 | 第74-78页 |
| 参考文献 | 第78-79页 |
| 致谢 | 第79页 |
