基于51MX的JTAG接口的设计与仿真
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景 | 第8-11页 |
| ·可测性设计 | 第8页 |
| ·可测性设计的常用方法 | 第8-11页 |
| ·JTAG 的由来 | 第11页 |
| ·本论文研究意义及内容 | 第11-12页 |
| 第二章 JTAG 协议 | 第12-24页 |
| ·概述 | 第12页 |
| ·测试访问端口(TAP) | 第12-13页 |
| ·测试时钟信号 TCK | 第13页 |
| ·模式选择信号 TMS | 第13页 |
| ·测试数据输入信号 TDI | 第13页 |
| ·测试数据输出信号 TDO | 第13页 |
| ·复位信号 TRST | 第13页 |
| ·测试逻辑架构 | 第13-14页 |
| ·概述 | 第13-14页 |
| ·测试逻辑的实现 | 第14页 |
| ·TAP 控制器 | 第14-20页 |
| ·TAP Controller 状态机 | 第15页 |
| ·TAP Controller 各状态描述 | 第15-18页 |
| ·TAP Controller 的操作 | 第18-20页 |
| ·指令及指令寄存器 | 第20页 |
| ·指令 | 第20页 |
| ·指令寄存器 | 第20页 |
| ·测试数据寄存器 | 第20-22页 |
| ·本章小结 | 第22-24页 |
| 第三章 51MX | 第24-34页 |
| ·单片机简介 | 第24-26页 |
| ·51MX 介绍 | 第26-27页 |
| ·51MX 功能概述 | 第27-28页 |
| ·主要引脚及其功能介绍 | 第28-29页 |
| ·特殊功能寄存器(SFR)简介 | 第29-30页 |
| ·存储器管理 | 第30-31页 |
| ·物理空间分配图 | 第30-31页 |
| ·物理地址的分配方案 | 第31页 |
| ·51MX 指令系统介绍 | 第31-33页 |
| ·指令 | 第31-32页 |
| ·指令寻址方式 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 JTAG 接口的设计实现及仿真 | 第34-60页 |
| ·JTAG 接口功能框图 | 第34页 |
| ·接口支持指令介绍 | 第34-35页 |
| ·各功能模块实现情况 | 第35-40页 |
| ·RWREG 模块 | 第36-39页 |
| ·BREAKPOINT 模块 | 第39页 |
| ·STEP 模块 | 第39-40页 |
| ·TAP 控制器模块 | 第40页 |
| ·设计中关键技术 | 第40-48页 |
| ·单 bit 信号跨时钟域处理 | 第41-45页 |
| ·多 bit 信号跨时钟域处理 | 第45-46页 |
| ·边沿检测 | 第46-47页 |
| ·脉冲检测电路 | 第47-48页 |
| ·各个跨时钟域方法的使用条件 | 第48页 |
| ·各功能仿真结果 | 第48-51页 |
| ·读写内部 RAM | 第49页 |
| ·读写外部 RAM | 第49-50页 |
| ·外部 ROM 读操作 | 第50页 |
| ·断点设置 | 第50页 |
| ·单步执行功能 | 第50-51页 |
| ·JTAG 接口的综合 | 第51-58页 |
| ·逻辑综合概述 | 第51-52页 |
| ·综合脚本 | 第52-55页 |
| ·本设计综合脚本 | 第55-57页 |
| ·综合结果说明 | 第57-58页 |
| ·本章小结 | 第58-60页 |
| 第五章 JTAG 接口的 FPGA 验证 | 第60-66页 |
| ·FPGA 及 FPGA 验证的重要性 | 第60页 |
| ·Spartan 3A 开发板简介 | 第60-61页 |
| ·FPGA 验证方案及流程 | 第61-63页 |
| ·仿真结果说明 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 结论与展望 | 第66-68页 |
| ·结论 | 第66页 |
| ·展望 | 第66-68页 |
| 致谢 | 第68-70页 |
| 参考文献 | 第70-72页 |
