| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·论文的研究背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·贝尔图像插值算法的国内外研究现状 | 第11-12页 |
| ·图像处理系统的几种常用方法比较 | 第12-13页 |
| ·论文的主要研究内容及结构安排 | 第13-16页 |
| ·论文的主要研究内容 | 第13-14页 |
| ·论文结构安排 | 第14-16页 |
| 第二章 视频展示台组成及结构分析 | 第16-22页 |
| ·视频展示台的组成及功能 | 第16-17页 |
| ·视频展示台设计整体结构 | 第17-18页 |
| ·基于海思Hi3515的视频展示台 | 第18-19页 |
| ·基于海思Hi3515视频展示台的系统组成及功能 | 第18-19页 |
| ·海思Hi3515核心处理器 | 第19页 |
| ·视频展示台中的贝尔图像插值模块 | 第19-20页 |
| ·本章小结 | 第20-22页 |
| 第三章 基于梯度相关性的贝尔图像插值算法 | 第22-32页 |
| ·贝尔模板 | 第22-23页 |
| ·贝尔图像插值算法 | 第23-26页 |
| ·双线性贝尔图像插值算法 | 第23-24页 |
| ·边缘自适应贝尔图像插值算法 | 第24-26页 |
| ·基于梯度相关性的贝尔图像插值算法 | 第26-29页 |
| ·贝尔图像R位置和B位置G分量的计算 | 第26-27页 |
| ·贝尔图像R位置B分量和B位置R分量的计算 | 第27-28页 |
| ·贝尔图像G位置的R值和B值的计算 | 第28-29页 |
| ·基于梯度相关性的贝尔图像插值算法的硬件可行性分析 | 第29-30页 |
| ·硬件资源需求分析 | 第29-30页 |
| ·计算复杂度分析 | 第30页 |
| ·本章小结 | 第30-32页 |
| 第四章 FPGA及图像传感器的芯片选型 | 第32-42页 |
| ·FPGA的工作原理、结构及开发流程 | 第32-34页 |
| ·FPGA的工作原理 | 第32-33页 |
| ·FPGA的芯片结构 | 第33-34页 |
| ·FPGA开发流程 | 第34页 |
| ·FPGA开发环境ISE10.1及Verilog HDL语言简介 | 第34-36页 |
| ·开发环境ISE10.1 | 第34-35页 |
| ·Verilog HDL硬件描述语言 | 第35-36页 |
| ·Xilinx公司Virtex-5系列FPGA器件分析及选型 | 第36-37页 |
| ·Xilinx公司Virtex-5系列FPGA器件分析 | 第36页 |
| ·FPGA芯片选型 | 第36-37页 |
| ·图像传感器的分类及选型 | 第37-40页 |
| ·图像传感器的分类 | 第37-39页 |
| ·图像传感器的选型 | 第39-40页 |
| ·本章小结 | 第40-42页 |
| 第五章 基于梯度相关性的贝尔图像插值算法在FPGA上的实现 | 第42-68页 |
| ·系统设计整体框架及模块划分 | 第42-43页 |
| ·贝尔图像采集模块设计 | 第43-50页 |
| ·图像传感器初始化I~2C模块设计 | 第45-46页 |
| ·图像采集控制模块设计 | 第46-48页 |
| ·图像缓存模块设计 | 第48-50页 |
| ·基于梯度相关性的贝尔图像插值算法实现模块设计 | 第50-53页 |
| ·基于梯度相关性的贝尔图像插值算法实现模块设计 | 第50-53页 |
| ·特殊像素点处理 | 第53页 |
| ·DVI输出模块设计 | 第53-61页 |
| ·SDRAM图像缓存模块设计 | 第53-57页 |
| ·DVI控制器模块设计 | 第57-61页 |
| ·Flash存储模块设计 | 第61-64页 |
| ·实验与分析 | 第64-66页 |
| ·图像质量评价标准 | 第64页 |
| ·实验结果与分析 | 第64-66页 |
| ·本章小结 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| ·总结 | 第68页 |
| ·展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 攻读硕士学位期间发表的论文 | 第76页 |
