EPIP并行微处理器指令Cache设计

摘要	第1-5页
Abstract	第5-8页
1 绪论	第8-11页
·课题背景及意义	第8-9页
·国内外研究现状	第9-10页
·本文的研究目标	第10页
·本文组织结构	第10-11页
2 高速缓存综述	第11-21页
·程序局部性原理和层次结构的存储器	第11-12页
·高速缓存映射、查找、替换策略分析	第12-17页
·高速缓存写操作处理	第17-18页
·高速缓存的性能指标	第18-20页
·本章小节	第20-21页
3 高速缓存的处理器接口和设计要求	第21-32页
·EPIP 并行微处理器简介	第21-22页
·多核、多线程处理器中高速缓存技术	第22-24页
·处理器的回写机制	第24-26页
·高速缓存的处理器接口	第26-31页
·本章小节	第31-32页
4 高速缓存结构设计	第32-43页
·高速缓存的总体构架和映像方式	第32-34页
·高速缓存模块功能介绍	第34-38页
·多线程设计	第38-39页
·非阻塞设计	第39-40页
·线程撤销请求的处理	第40-41页
·有限状态机和流水线设计	第41-43页
5 高速缓存的验证与综合	第43-65页
·验证环境的介绍	第43-46页
·高速缓存仿真模型	第46-53页
·高速缓存仿真时序分析	第53-56页
·高速缓存验证结果	第56-57页
·逻辑综合	第57-64页
·本章小节	第64-65页
6 结束语	第65-66页
·全文总结	第65页
·工作展望	第65-66页
致谢	第66-67页
参考文献	第67-70页
附录 1 攻读硕士期间发表的论文	第70页