跳扩频接收机的FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景和意义 | 第7-9页 |
| ·国内外发展动态及研究现状 | 第9-10页 |
| ·论文主要工作和组织结构 | 第10-11页 |
| 第二章 系统原理分析与方案设计 | 第11-23页 |
| ·M元扩频系统原理 | 第11-14页 |
| ·直接序列扩频 | 第11页 |
| ·M元扩频原理 | 第11-13页 |
| ·非相干接收 | 第13-14页 |
| ·跳频原理 | 第14-16页 |
| ·跳频原理 | 第14-15页 |
| ·跳频中的同步 | 第15-16页 |
| ·本文系统方案设计 | 第16-22页 |
| ·系统捕获方案设计 | 第16-18页 |
| ·系统码跟踪方案设计 | 第18-20页 |
| ·系统载波跟踪方案设计 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 接收机基带算法的FPGA实现 | 第23-43页 |
| ·匹配滤波模块 | 第23-26页 |
| ·捕获模块 | 第26-29页 |
| ·FFT原理 | 第26-27页 |
| ·FFT的FPGA实现 | 第27-29页 |
| ·捕获模块整体仿真 | 第29页 |
| ·码跟踪和载波跟踪模块 | 第29-38页 |
| ·CORDIC算法及FPGA实现 | 第29-33页 |
| ·码元相关 | 第33页 |
| ·数据选择器 | 第33-34页 |
| ·码跟踪和载波跟踪鉴别器 | 第34-35页 |
| ·NCO及任意时延码序列的产生 | 第35-37页 |
| ·环路滤波器 | 第37-38页 |
| ·频偏纠正模块 | 第38-39页 |
| ·串并和并串转换 | 第39-41页 |
| ·串并转换 | 第39-40页 |
| ·并串转换 | 第40-41页 |
| ·FPGA与ARM接口 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 接收机的硬件设计、调试及测试 | 第43-53页 |
| ·硬件电路主要芯片选择 | 第43-48页 |
| ·A/D芯片的选择 | 第43-45页 |
| ·FPGA芯片的选择 | 第45-47页 |
| ·ARM的选取 | 第47页 |
| ·系统电源芯片选择 | 第47-48页 |
| ·系统接口电路 | 第48页 |
| ·硬件电路的调试及测试 | 第48-51页 |
| ·电源模块的调试 | 第48页 |
| ·A/D模块的调试 | 第48-49页 |
| ·FPGA程序的调试 | 第49-50页 |
| ·系统的实际联合测试 | 第50-51页 |
| ·本章小结 | 第51-53页 |
| 结束语 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-59页 |
