基于FPGA的便携式BPC定时接收机设计与实现
| 致谢 | 第1-4页 |
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·引言 | 第9-10页 |
| ·论文研究背景、目的和意义 | 第10-11页 |
| ·国内外低频时码授时技术的发展和现状 | 第10-11页 |
| ·低频时码接收终端的应用现状 | 第11页 |
| ·论文的意义 | 第11页 |
| ·论文的内容安排 | 第11-12页 |
| ·论文的主要研究成果 | 第12-13页 |
| 2 便携式BPC定时接收机的总体设计与原理分析 | 第13-21页 |
| ·便携式BPC定时接收机的基本结构 | 第13-15页 |
| ·低频时码授时系统简介 | 第13-14页 |
| ·便携式BPC定时接收机的基本结构 | 第14-15页 |
| ·便携式BPC定时接收机的工作原理 | 第15页 |
| ·便携式BPC定时接收机的主要技术分析 | 第15-16页 |
| ·便携式BPC定时接收机实现的硬件平台 | 第16-19页 |
| ·FPGA器件的选择及其性能的分析 | 第17-18页 |
| ·外围器件的选择及其性能的分析 | 第18-19页 |
| ·便携式BPC定时接收机实现的软件平台 | 第19-20页 |
| ·FPGA开发软件QUARTUSⅡ | 第19-20页 |
| ·硬件描述语言Verilog HDL | 第20页 |
| ·本章小结 | 第20-21页 |
| 3 便携式BPC定时接收机的硬件设计与实现 | 第21-37页 |
| ·电路板的设计基础 | 第21-22页 |
| ·电路板的设计步骤 | 第21页 |
| ·电路原理图设计的工作流程 | 第21-22页 |
| ·印制电路板设计的工作流程 | 第22页 |
| ·FPGA芯片管脚电路设计 | 第22-26页 |
| ·外围电路设计 | 第26-35页 |
| ·电源电路设计 | 第26-27页 |
| ·晶振电路设计 | 第27页 |
| ·状态开关电路设计 | 第27-28页 |
| ·串口通信模块电路设计 | 第28-29页 |
| ·FPGA配置、程序下载模块电路设计 | 第29-33页 |
| ·秒驱动电路模块设计 | 第33页 |
| ·便携式BPC定时接收机硬件电路板 | 第33-35页 |
| ·电路板设计中应该注意的问题 | 第35-36页 |
| ·FPGA电路设计中应该注意的问题 | 第35页 |
| ·电路板设计中应该注意的问题 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 4 便携式BPC定时接收机的软件设计与实现 | 第37-57页 |
| ·系统软件设计总方案 | 第37-38页 |
| ·本地秒时延修正模块的设计与实现 | 第38-45页 |
| ·本地秒时延修正模块的软件设计 | 第38-40页 |
| ·自适应滤波算法的原理和实现 | 第40-44页 |
| ·本地秒时延修正模块的软件设计与FPGA实现 | 第44-45页 |
| ·串口接收时码模块的设计与实现 | 第45-48页 |
| ·异步串行通信协议 | 第45-46页 |
| ·串口接收时码模块的设计与FPGA实现 | 第46-48页 |
| ·时码计算模块的设计与实现 | 第48-52页 |
| ·编码转换模块 | 第48-49页 |
| ·时码计算模块的设计与FPGA实现 | 第49-52页 |
| ·时码发送模块的设计与FPGA实现 | 第52-54页 |
| ·其他模块的设计与实现 | 第54-56页 |
| ·数字锁存器模块的设计与FPGA实现 | 第54-55页 |
| ·分频模块的设计与FPGA实现 | 第55页 |
| ·本地秒保持模块的设计与FPGA实现 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 5 系统性能测试与分析 | 第57-61页 |
| ·便携式BPC定时接收机的误差分析 | 第57页 |
| ·便携式BPC定时接收机输出的指标分析 | 第57-59页 |
| ·便携式BPC定时接收机的定时精度测试分析 | 第57-58页 |
| ·便携式BPC定时接收机的时码输出分析 | 第58-59页 |
| ·工作指标 | 第59页 |
| ·本章小结 | 第59-61页 |
| 6 总结与展望 | 第61-62页 |
| ·论文研究总结 | 第61页 |
| ·未来工作展望 | 第61-62页 |
| 参考文献 | 第62-67页 |
| 作者简介及在学期间发表的学术论文与研究成果 | 第67-68页 |
