区间光接入系统SDB区间母板研究及设计
摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 绪论 | 第10-14页 |
·课题背景及意义 | 第10-11页 |
·技术方案研究 | 第11-14页 |
·区间传输方案 | 第11页 |
·各车站至中心站传输组网方案 | 第11-12页 |
·关键技术 | 第12页 |
·经济、社会效益 | 第12-13页 |
·先进性与创新性 | 第13-14页 |
第二章 区间母板概述 | 第14-18页 |
·单板介绍 | 第14-16页 |
·单板尺寸、功能描述 | 第16-17页 |
·单板尺寸 | 第16页 |
·单板功能 | 第16页 |
·单板指标 | 第16-17页 |
·小结 | 第17-18页 |
第三章 单板逻辑框图及各功能模块说明 | 第18-53页 |
·逻辑框图 | 第18-19页 |
·功能模块说明 | 第19-52页 |
·系统低功耗及PMU设计 | 第19-36页 |
·VOIP模块 | 第36-47页 |
·CPU模块 | 第47-50页 |
·系统复位模块(单片机MSP430以外) | 第50-51页 |
·CPLD模块 | 第51-52页 |
·关键器件 | 第52页 |
·小结 | 第52-53页 |
第四章 接口简单定义与相关板的关系 | 第53-61页 |
·外部接口 | 第53-58页 |
·内部接口 | 第58-60页 |
·面板指示灯和接口 | 第58页 |
·CPU调试接口 | 第58-59页 |
·CPLD编程接口 | 第59页 |
·复位按钮 | 第59页 |
·跳线 | 第59页 |
·硬件板标识别 | 第59页 |
·设备标示 | 第59-60页 |
·小结 | 第60-61页 |
第五章 单板的产品化设计方案 | 第61-67页 |
·可靠性设计 | 第61-62页 |
·可测性设计 | 第62页 |
·可制造性设计 | 第62-64页 |
·焊接工艺要求 | 第62-63页 |
·整机生产要求 | 第63页 |
·采购库房要求 | 第63-64页 |
·EMC设计及安规设计 | 第64页 |
·单板结构屏蔽 | 第64页 |
·单板接地方案 | 第64页 |
·单板ESD防护 | 第64页 |
·单板滤波设计 | 第64页 |
·可服务性设计 | 第64页 |
·功耗计算及热设计 | 第64-65页 |
·环境适应性和防护设计 | 第65-66页 |
·工艺设计 | 第66页 |
·PCB工艺方案 | 第66页 |
·预计工艺路线 | 第66页 |
·单板装配 | 第66页 |
·小结 | 第66-67页 |
第六章 单板测试 | 第67-90页 |
·概述 | 第67页 |
·时钟信号测试 | 第67-69页 |
·DSP输入时钟 | 第67-68页 |
·CPU系统时钟 | 第68-69页 |
·LOCAL BUS总线信号测试 | 第69-74页 |
·LOCAL BUS信号质量测试 | 第69-72页 |
·数据线D0 | 第69-70页 |
·地址线A29 | 第70-72页 |
·LOCAL BUS信号时序测试 | 第72-74页 |
·数据线D0的建立时间 | 第72页 |
·数据线D0的保持时间 | 第72-73页 |
·地址线A29的建立时间 | 第73-74页 |
·地址线A29的保持时间 | 第74页 |
·HPI信号测试 | 第74-76页 |
·PCM信号测试 | 第76-78页 |
·FS与PCMCLK | 第76页 |
·FS与PCMOUT(赛狐) | 第76-77页 |
·FS与PCMIN(赛狐) | 第77-78页 |
·复位、WDT测试 | 第78-80页 |
·上电复位 | 第78页 |
·手动复位 | 第78-79页 |
·WDT看门狗复位 | 第79-80页 |
·上电、掉电测试 | 第80页 |
·电源纹波测试 | 第80-84页 |
·+3V3_MSP测试 | 第80-81页 |
·+3V3测试 | 第81-82页 |
·+5V测试 | 第82页 |
·-5V测试 | 第82-83页 |
·+1.8V测试 | 第83-84页 |
·开机测试 | 第84-88页 |
·+3V3_MSP测试 | 第84-85页 |
·+3V3测试 | 第85-86页 |
·+5V测试 | 第86页 |
·-5V测试 | 第86-87页 |
·+1.8V测试 | 第87-88页 |
·电源端口反接测试 | 第88页 |
·采样电压精度测试 | 第88页 |
·单板外观图 | 第88-89页 |
·小结 | 第89-90页 |
第七章 总结 | 第90-91页 |
参考文献 | 第91-93页 |
致谢 | 第93页 |