| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-9页 |
| 1 绪论 | 第9-12页 |
| ·课题的目的、来源和意义 | 第9页 |
| ·电子式互感器的特点及发展现状 | 第9-10页 |
| ·电子式互感器与传统互感器的区别 | 第9页 |
| ·电子式互感器的发展现状 | 第9-10页 |
| ·论文的特点和完成的主要工作 | 第10-12页 |
| 2 电子式电流互感器 | 第12-18页 |
| ·电子式电流互感器的工作原理 | 第12-13页 |
| ·无源型电子式电流互感器 | 第12页 |
| ·有源型电子式电流互感器 | 第12-13页 |
| ·基于Rogowski线圈的电子式电流互感器结构设计 | 第13-17页 |
| ·传感头 | 第13-15页 |
| ·高压侧数据采集系统 | 第15-16页 |
| ·光纤传输系统 | 第16页 |
| ·电源供能装置 | 第16-17页 |
| ·低压侧合并单元 | 第17页 |
| ·小结 | 第17-18页 |
| 3 合并单元的定义及其相关标准 | 第18-28页 |
| ·合并单元的定义和结构 | 第18-19页 |
| ·合并单元数据输出的标准化 | 第19-24页 |
| ·IEC60044-8标准 | 第19-22页 |
| ·IEC61850标准 | 第22-23页 |
| ·合并单元数字接口的通信特点 | 第23-24页 |
| ·合并单元的功能划分 | 第24-25页 |
| ·合并单元数字输出的同步问题 | 第25-27页 |
| ·识别同步信号1 | 第25-26页 |
| ·产生同步信号2 | 第26-27页 |
| ·异常处理 | 第27页 |
| ·小结 | 第27-28页 |
| 4 合并单元数据还原模块的设计 | 第28-48页 |
| ·FPGA的应用 | 第28-30页 |
| ·FPGA的介绍 | 第29页 |
| ·Verilog HDL语言的介绍 | 第29-30页 |
| ·组帧编码模块的设计 | 第30页 |
| ·曼彻斯特编码器设计 | 第30-39页 |
| ·曼彻斯特编码器总体设计 | 第31-32页 |
| ·编码器各子模块设计 | 第32-38页 |
| ·编码器整体实现 | 第38-39页 |
| ·曼彻斯特解码器设计 | 第39-43页 |
| ·解码器总体设计 | 第39-40页 |
| ·解码器各子模块设计 | 第40-42页 |
| ·解码器整体实现 | 第42-43页 |
| ·CRC校验模块 | 第43-45页 |
| ·CRC的基本原理 | 第43-44页 |
| ·CRC校验码的实现 | 第44-45页 |
| ·FIFO模块 | 第45-47页 |
| ·小结 | 第47-48页 |
| 5 合并单元数据处理模块的设计 | 第48-53页 |
| ·数字FIR滤波 | 第48-49页 |
| ·有效值的计算 | 第49页 |
| ·相位补偿 | 第49-52页 |
| ·小结 | 第52-53页 |
| 6 合并单元数据输出模块的设计 | 第53-58页 |
| ·数据输出模块的设计 | 第53-57页 |
| ·方案设计 | 第53-54页 |
| ·软件设计 | 第54-57页 |
| ·小结 | 第57-58页 |
| 7 结论与展望 | 第58-60页 |
| ·研究总结 | 第58-59页 |
| ·课题展望 | 第59-60页 |
| 参考文献 | 第60-61页 |