| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·频率合成器概述 | 第10-11页 |
| ·研究基于△-Σ鉴相器的分数频率合成器的背景及意义 | 第11-12页 |
| ·论文结构和主要工作 | 第12-14页 |
| 第二章 传统分数频率合成器 | 第14-20页 |
| ·整数分频器 | 第14-16页 |
| ·分数分频器 | 第16-17页 |
| ·分数分频器的工作原理 | 第16-17页 |
| ·分数分频引起的分数噪声分析 | 第17页 |
| ·分数噪声的产生及分析 | 第17-20页 |
| 第三章 基于△-∑鉴相器的分数频率合成器理论分析与设计 | 第20-42页 |
| ·△-Σ调制的原理 | 第20-24页 |
| ·基本量化原理以及量化噪声的产生 | 第20-21页 |
| ·过采样技术 | 第21页 |
| ·△-Σ调制基本原理 | 第21-22页 |
| ·△-Σ调制器的噪声整形原理 | 第22-24页 |
| ·△-Σ调制技术应用于分数频率合成器 | 第24-30页 |
| ·以△-Σ调制原理构成的鉴频器DSFD介绍 | 第24-26页 |
| ·用DSFD构成的分数频率合成器设计 | 第26-30页 |
| ·对杂波的抑制 | 第30页 |
| ·基于△-Σ调制的新型频率合成器分析与设计 | 第30-42页 |
| ·一阶环路滤波器的应用 | 第31-32页 |
| ·D/A模块的FPGA实现 | 第32-33页 |
| ·输出滤波器的设计 | 第33-36页 |
| ·用于△-ΣD/A输出的一阶滤波器 | 第36-37页 |
| ·一阶锁频环的内部滤波器 | 第37-38页 |
| ·二阶锁相环滤波器 | 第38-40页 |
| ·二阶锁频环的内部滤波器 | 第40-42页 |
| 第四章 △-Σ分数频率合成器的FPGA实现与结果分析 | 第42-54页 |
| ·仿真平台说明 | 第42-49页 |
| ·MATLAB数学仿真工具介绍 | 第42-44页 |
| ·QuartusⅡ硬件仿真工具说明 | 第44-47页 |
| ·FPGA介绍 | 第47-48页 |
| ·Clyclone芯片介绍 | 第48-49页 |
| ·用FPGA实现的△-Σ分数频率合成器的设计 | 第49-52页 |
| ·MATLAB仿真结果分析 | 第52-54页 |
| 第五章 结束语 | 第54-55页 |
| ·论文工作总结 | 第54页 |
| ·问题与展望 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 附录1:论文中使用的符号说明 | 第58-60页 |
| 致谢 | 第60-61页 |
| 攻读学位期间发表的学术论文 | 第61页 |
