基于FPGA的射频功放数字预失真器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-16页 |
| ·研究背景 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·本文研究重点及研究意义 | 第12-15页 |
| ·论文的结构 | 第15-16页 |
| 第2章 功率放大器非线性特性 | 第16-32页 |
| ·引言 | 第16页 |
| ·功放非线性的描述 | 第16-20页 |
| ·功放非线性的频域描述 | 第16-18页 |
| ·功放非线性的时域描述 | 第18-20页 |
| ·衡量功放非线性的主要指标 | 第20-22页 |
| ·功放非线性分析方法 | 第22-26页 |
| ·幂级数分析 | 第23-24页 |
| ·Volterra级数分析 | 第24页 |
| ·谐波平衡分析 | 第24-26页 |
| ·常见功放线性化方法分析 | 第26-31页 |
| ·前馈法 | 第26-27页 |
| ·反馈法 | 第27-28页 |
| ·功率合成法 | 第28-29页 |
| ·预失真法 | 第29-30页 |
| ·线性化技术的比较 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 基带数字预失真器设计与系统仿真 | 第32-46页 |
| ·引言 | 第32页 |
| ·基带数字预失真系统设计 | 第32-35页 |
| ·系统架构 | 第32-33页 |
| ·系统原理 | 第33-35页 |
| ·基带数字预失真器设计 | 第35-37页 |
| ·传统的查找表预失真法分析 | 第35-36页 |
| ·基于训练序列的查找表预失真法设计 | 第36-37页 |
| ·基带数字预失真器关键模块设计 | 第37-42页 |
| ·复数增益LUT表模块 | 第37-38页 |
| ·地址产生模块 | 第38-39页 |
| ·复数乘法器模块 | 第39页 |
| ·训练序列生成模块 | 第39-40页 |
| ·LUT生成/更新模块 | 第40-42页 |
| ·延时器模块和数据选择模块 | 第42页 |
| ·系统仿真 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 基带数字预失真器的FPGA设计 | 第46-55页 |
| ·引言 | 第46页 |
| ·FPGA设计流程 | 第46-48页 |
| ·FPGA内部算法实现的总体介绍 | 第48-49页 |
| ·地址产生模块实现 | 第49-51页 |
| ·复数乘法模块实现 | 第51-52页 |
| ·训练序列生成模块与LUT模块实现 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 攻读学位期间发表的学术论文 | 第61-63页 |
| 致谢 | 第63页 |
