摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 引言 | 第10-14页 |
·论文背景 | 第10页 |
·课题来源 | 第10页 |
·课题主要技术指标 | 第10-11页 |
·课题主要技术难点 | 第11-14页 |
·接收通道 | 第11-12页 |
·发射通道 | 第12页 |
·本振信号 | 第12-14页 |
第二章 发射机简介及指标分析 | 第14-18页 |
·发射机简介 | 第14-16页 |
·超外差发射机 | 第14页 |
·零中频发射机 | 第14-15页 |
·数字中频发射机 | 第15-16页 |
·发射机指标分析 | 第16-18页 |
·发射机输出频率精度及功率 | 第16页 |
·发射机宽带噪声 | 第16-17页 |
·发射机功率平坦度 | 第17页 |
·发射机杂散抑制 | 第17-18页 |
第三章 接收机简介及指标分析 | 第18-26页 |
·接收机简介 | 第18-19页 |
·超外差接收机 | 第18页 |
·零中频接收机 | 第18-19页 |
·数字中频接收机 | 第19页 |
·接收机指标分析 | 第19-26页 |
·接收机噪声和噪声系数 | 第19-23页 |
·接收机的噪声来源 | 第20页 |
·接收机的噪声系数 | 第20-23页 |
·接收机灵敏度 | 第23页 |
·接收机动态范围 | 第23-24页 |
·线性动态范围 | 第23-24页 |
·增益受控动态范围 | 第24页 |
·接收机中无用信号抑制 | 第24-26页 |
·组合频率干扰 | 第24页 |
·副波道频率干扰 | 第24-25页 |
·阻塞干扰 | 第25-26页 |
第四章 频率合成器简介及指标分析 | 第26-33页 |
·锁相环频率合成器 | 第26-28页 |
·基本锁相环频率合成器 | 第26-27页 |
·变模分频锁相频率合成器 | 第27-28页 |
·锁相环系统的相位噪声分析 | 第28-33页 |
第五章 信道模块方案设计及实现 | 第33-69页 |
·项目系统指标及功能要求 | 第33-34页 |
·模块方案设计与论证 | 第34-43页 |
·模块原理框图及工作原理 | 第34-36页 |
·模块原理框图 | 第34-35页 |
·模块工作原理 | 第35-36页 |
·模块指标可行性论证 | 第36-43页 |
·接收机增益分配 | 第36-37页 |
·接收机噪声系数 | 第37页 |
·接收机灵敏度 | 第37-38页 |
·接收机动态范围 | 第38-39页 |
·接收机阻塞电平 | 第39页 |
·接收机镜频抑制及中频抑制 | 第39-40页 |
·发射增益分配 | 第40页 |
·发射杂散抑制 | 第40页 |
·发射ALC 响应时间 | 第40-41页 |
·发射宽带噪声 | 第41页 |
·频综相位噪声 | 第41-42页 |
·频综杂散抑制 | 第42-43页 |
·接收机实现 | 第43-50页 |
·接收机AGC 设计 | 第43-46页 |
·前端预选器与系统中的滤波器实现 | 第46-49页 |
·接收机中的放大器与混频器 | 第49-50页 |
·发射机实现 | 第50-52页 |
·自动电平控制 | 第50-51页 |
·检波电路 | 第50-51页 |
·定向耦合器 | 第51页 |
·混频和放大电路设计 | 第51-52页 |
·滤波器的设计与实现 | 第52页 |
·本振频率源 | 第52-54页 |
·本振设计 | 第53页 |
·放大器选择 | 第53-54页 |
·接口控制电路实现 | 第54-56页 |
·硬件设计 | 第54-55页 |
·软件设计 | 第55-56页 |
·测试方法及结果 | 第56-69页 |
·测试方法 | 第56-58页 |
·信道模块接收功能测试 | 第56-57页 |
·信道模块发射功能测试 | 第57-58页 |
·信道模块频综功能测试 | 第58页 |
·接收机测试结果 | 第58-63页 |
·灵敏度、动态范围、噪声系数、中频抑制、镜频抑制测试结果 | 第59-63页 |
·阻塞电平测试结果 | 第63页 |
·发射机测试结果 | 第63-66页 |
·输出功率、平坦度、杂散抑制测试结果 | 第63-64页 |
·ALC 响应时间测试结果 | 第64-65页 |
·宽带噪声测试结果 | 第65-66页 |
·频综测试结果 | 第66-69页 |
·本振相位噪声测试结果 | 第66-67页 |
·本振杂散抑制测试结果 | 第67-69页 |
第六章 总结与展望 | 第69-70页 |
·总结 | 第69页 |
·展望 | 第69-70页 |
致谢 | 第70-71页 |
参考文献 | 第71-72页 |
攻硕期间取得的研究成果 | 第72-73页 |