基于LTE的联合编码调制分集硬件平台的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·论文研究背景 | 第8-9页 |
| ·论文主要工作及组织结构 | 第9-11页 |
| 第二章 平台介绍 | 第11-20页 |
| ·拓扑结构 | 第12-13页 |
| ·CPB | 第13-15页 |
| ·FPGA | 第15页 |
| ·PICO | 第15-16页 |
| ·驱动部分 | 第16-17页 |
| ·反馈 | 第17页 |
| ·测试需求 | 第17-20页 |
| ·单板环回测试 | 第17-18页 |
| ·两BBU连通测试 | 第18页 |
| ·完整链路测试 | 第18-20页 |
| 第三章 CPU的设计和实现 | 第20-29页 |
| ·硬件架构简介 | 第21-22页 |
| ·软件运行环境 | 第22-29页 |
| ·软件功能框架 | 第22页 |
| ·业务处理功能设计 | 第22-29页 |
| 第四章 PICO的设计和实现 | 第29-40页 |
| ·PICO介绍 | 第29-32页 |
| ·DSP的发展 | 第29-30页 |
| ·PICO介绍 | 第30-32页 |
| ·PICO基地与高层协议栈 | 第32-38页 |
| ·各种消息对应的协议栈 | 第32-35页 |
| ·发送、接收数据包长度 | 第35-36页 |
| ·模块设计 | 第36-38页 |
| ·PICO与FPGA接口模块设计 | 第38-40页 |
| 第五章 FPGA的设计和实现 | 第40-55页 |
| ·Gtp_top接口 | 第41-42页 |
| ·IR接口 | 第42-47页 |
| ·IR_dl模快 | 第45-46页 |
| ·IR_nl模块 | 第46-47页 |
| ·IR_switch模块 | 第47页 |
| ·同CPU接口 | 第47-49页 |
| ·UP接口 | 第47-48页 |
| ·中断 | 第48页 |
| ·FPGA串行下载接口 | 第48-49页 |
| ·同PC的接口 | 第49-52页 |
| ·同GE switch接口 | 第52-55页 |
| 第六章 OM的设计和实现 | 第55-64页 |
| ·RRU Loader | 第55-60页 |
| ·CPB和MCB Loader | 第60-64页 |
| 第七章 系统扩展设计 | 第64-68页 |
| ·系统可测试性 | 第64-65页 |
| ·单板可测试性 | 第64页 |
| ·整机可测试性 | 第64-65页 |
| ·系统可维护性 | 第65-68页 |
| ·告警类型和严重级别定义 | 第65-66页 |
| ·故障检测与定位 | 第66页 |
| ·故障隔离和修复 | 第66-68页 |
| 第八章 结束语 | 第68-70页 |
| ·论文工作总结 | 第68页 |
| ·论文进一步研究方向 | 第68-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72页 |
